Bask解调器和用于解调bask调制信号的方法
【专利摘要】本发明涉及BASK解调器和用于解调BASK调制信号的方法。一种BASK解调器包括信号修改电路和将放大器耦合至所述修改电路的输出的低通滤波器(LPF)。所述修改电路包括信号缩放电路、整流电路和交流耦合电路。信号整形电路将所述放大器的输出耦合至所述解调器的输出。所述信号缩放电路缩放输入BASK调制信号以提供未裁切的缩放偏置交变信号，该信号关于偏置电压以最小载波频率交变。所述整流电路对所述未裁切信号进行整流以提供部分整流信号，所述部分整流信号通过交流耦合电路解耦，以提供裁切的缩放偏置交变信号。所述低通滤波器从所述裁切的缩放偏置交变信号去除信号以提供解调信号，所述解调信号之后由放大器放大并由整形电路整形。
【专利说明】BASK解调器和用于解调BASK调制信号的方法
【技术领域】
[0001]本发明涉及无线通信，更具体地，涉及二进制幅移键控(BASK)解调器以及用于解调和解码BASK调制信号的方法。
【背景技术】
[0002]与BASK调制协同使用的反向散射是一种用于跨较近距离进行数据通信的简单且成本有效的方法。这种方法依赖于初级线圈和次级线圈的电感耦合，其中次级线圈中的电流/电压为BASK调制的。所述调制的电流/电压影响初级线圈上的加载，从而跨初级线圈产生BASK调制信号。
[0003]BASK调制信号的解调典型地通过包络检测执行。虽然包络检测是一种简单且相对低成本的解调技术，但它一般只适用于具有已知的受限范围或期望的逻辑I和逻辑O水平的BASK调制信号。因此，例如，当协同考虑反向散射与BASK调制时，驱动电压幅度或频率可能被调整，以改变提供给初级线圈的功率。于是，产生的最大幅移键控(ASK)调制信号的逻辑I和O的值会变化很大，从而可能难以被常规的包络检测所区分。
[0004]除了上面所述的，反向散射传输的信息或信号可能易受电磁干扰产生的虚假信号的影响。因此，减轻或至少减少这种虚假信号将是有用的。
【专利附图】
【附图说明】
[0005]结合附图参照对下面的对优选实施例的说明，本发明及其目的和优点可被最好地理解，在附图中:
[0006]图1是根据本发明优选实施例的感应充电站和相关联的电感耦合可充电单元的示意框图；
[0007]图2是根据本发明优选实施例、形成图1的感应充电站的处理器的一部分的模块的示意框图；
[0008]图3是根据本发明优选实施例的图1的BASK解调器的示意框图；
[0009]图4是根据本发明优选实施例的图2的处理器的数据位识别模块的示意框图；
[0010]图5是表示在图3的BASK解调器输入端提供的BASK调制信号的波形；
[0011]图6是根据本发明优选实施例的代表在图3的解调器的信号缩放电路的输出提供的缩放和偏置BASK调制信号的波形；
[0012]图7是根据本发明优选实施例的代表在图3的解调器的整流电路的输出提供的部分整流信号的波形；
[0013]图8是根据本发明优选实施例的代表在图3的解调器的交流(AC)耦合电路的输出提供的交变信号的波形；
[0014]图9是根据本发明优选实施例的代表在图3的解调器的信号放大器电路的输出提供的模拟解调信号的波形；
[0015]图10是根据本发明优选实施例的代表在图3的解调器的信号整形电路的输出提供的二进制解调信号的波形；
[0016]图11是根据本发明优选实施例的图3的信号缩放电路的示意电路图；
[0017]图12是根据本发明优选实施例的图3的整流电路和交流(AC)耦合电路的示意电路图；
[0018]图13是根据本发明优选实施例的图3的低通滤波电路和信号放大器电路的示意电路图；
[0019]图14是根据本发明优选实施例的图3的信号整形电路的示意电路图；
[0020]图15是示出根据本发明优选实施例的用于解调BASK调制信号的方法的流程图；
[0021]图16是示出第一种现有技术的二进制编码信号的波形图；
[0022]图17是示出第二种现有技术的二进制编码信号的波形图；以及
[0023]图18是示出根据本发明优选实施例的用于对编码序列数据位的逻辑值进行解码的方法的流程图。
【具体实施方式】
[0024]下列结合附图给出的详细说明意图作为对本发明优选的实施例的描述，而不是更表示本发明可以实施的唯一形式。应当理解，相同或等同的功能可以通过意图包括在本发明的精神和范围之内不同的实施例实现。在附图中，相同的标记始终用于表示相同的元件。此外，术语“包括(comprises) “包含(comprising) ”,或其其他任何变体意图覆盖非排他性的包含，从而包括了一系列元件或步骤的模块、电路、设备组件、结构和方法步骤不仅包括这些元件，而且可以包括没有明确列出的元件或步骤或这些模块、电路、设备组件或步骤所固有的元件、步骤。在“包括一个”之后的元件，没有更多限定的话，其不排除包括该元件在内附加的相同的元件的存在。
[0025]在一个实施例中，本发明提供一种二进制幅移键控(BASK)解调器，用于提供BASK调制信号的二进制解调信号，该BASK调制信号具有在最小和最大载波频率之间可变的可变频率载波信号。所述解调器包括具有输入端和信号修改电路输出的信号修改电路，所述信号修改电路包括信号缩放电路、整流电路和AC耦合电路。低通滤波器将信号放大器电路耦合至所述修改电路的输出。信号整形电路将所述信号放大器电路的输出耦合至所述解调器的输出。
[0026]在操作中，所述信号缩放电路缩放在所述输入端接收的BASK调制信号以提供未裁切的缩放偏置交变信号。所述未裁切的缩放偏置交变信号关于偏置电压以至少最小载波频率的信号频率交变，所述整流电路对所述未裁切的缩放偏置交变信号进行整流以提供部分整流信号。交流耦合电路解耦所述部分整流信号，以提供裁切的缩放偏置交变信号。所述裁切的缩放偏置交变信号关于偏置电压以至少最小载波频率的信号频率交变，所述低通滤波器从所述裁切的缩放偏置交变信号去除信号频率以提供解调信号。所述解调信号由信号放大器电路放大并且由信号整形电路整形，由此在解调器的输出提供二进制解调信号。
[0027]在另一实施例中，本发明提供一种解调BASK调制信号的方法，该BASK调制信号具有在最小和最大载波频率之间可变的可变频率载波信号。所述方法通过解调器执行，并且所述方法包括缩放所述BASK调制信号以提供未裁切的缩放偏置BASK调制信号，所述未裁切的缩放偏置BASK调制信号关于偏置电压以至少最小载波频率的信号频率交变。之后，执行部分整流所述未裁切的缩放偏置BASK调制信号的处理，以提供部分整流信号，然后解耦所述部分整流信号，以提供裁切的缩放偏置交变信号，所述裁切的缩放偏置交变信号关于偏置电压以至少最小载波频率的信号频率交变。对所述裁切的缩放偏置交变信号进行低通滤波，以从中去除信号频率并提供解调信号。然后放大所述解调信号以提供放大的解调信号，然后对所述放大的解调信号进行整形整形以提供二进制解调信号。
[0028]在另一实施例中，本发明提供一种对构成编码二进制信号的至少一部分的编码序列数据位的逻辑值进行解码的方法。所述编码二进制信号包括通过二进制逻辑状态转换限定的预定单独数据位持续时间。具有连续的二进制逻辑状态的单独数据位持续时间被编码为第一逻辑值，具有多于一个二进制逻辑状态的单独数据位持续时间被编码为第二逻辑值。该方法由处理器执行。该方法包括检测初始转换以指示当前数据位持续时间的开始。该方法用来选择性地更新第一和第二累积器之一。第一累积器跟踪当前数据位持续时间在第一逻辑值时的时间，第二累积器跟踪当前数据位持续时间在第二逻辑值时的时间。该方法还用来识别当前数据位持续时间转换的结束以指示当前数据位持续时间完成。之后该方法通过比较第一累积器中存储的值和第二累积器中存储的值来进行计算以提供差值。之后执行基于所述差值确定当前数据位持续时间的逻辑值的处理。
[0029]参考图1，显示了根据本发明优选实施例的系统100的示意框图，该系统包括感应充电站102和相关联的电感耦合可充电单元104。感应充电站102具有处理器106，其输出耦合至压控振荡器(VCO) 108。然而，在其他实施例中，VC0108的功能可以由处理器106执行。VC0108或者另选地处理器106具有向驱动器110的输入提供正弦信号SI的输出。正弦信号SI具有频率F1，依赖于从处理器106发来的控制信号，典型地在10KHz到205KHz之间变化。
[0030]驱动器110包括功率放大器电路，其输出端耦合至初级线圈LI和BASK解调器112的输入端DIP，BASK解调器112具有耦合至处理器106的输入的输出OUT。
[0031]可充电单元104具有可以布置为与初级线圈LI电感耦合的次级线圈L2。串联连接的电容器Cl和C2跨次级线圈L2的输出端耦合。还存在跨电容器C2连接的串联耦合的晶体管TRl和电容器C3。桥式整流电路114跨电容器C2连接，其包括四个二极管Dl，D2，D3和D4。桥式整流电路114的输出被耦合至直流/直流(DC/DC)转换器116，并且平滑电容器C4跨桥式整流电路114的输出耦合。DC/DC转换器116的输出耦合负载模决118。可充电单元104还包括耦合至负裁模块118的处理器120，并且处理器120的输出耦合至晶体管TRl的栅极。
[0032]DC/DC转换器116将桥式整流电路114的输出的整流电压转换为合适的DC电压电平，耦合在负载模块118的输入上。DC/DC转换器116有助于减少纹波，提供功率限制特性，并改进负载模决118的动态响应。
[0033]负载模块118包括可充电电池，其状态由处理器120监视。在操作中，当初级线圈LI和次级线圈L2相互靠近并电感耦合在一起时，驱动器110向初级线圈LI提供处于可在10KHz到205KHz之间变化的频率Fl的功率。由于次级线圈L2与初级线圈LI电感耦合，在次级线圈L2的输出端感应出电压，为负载模块118提供充电电流。该充电电流被桥式整流电路114整流，被平滑电容器C4平滑，并被DC/DC转换器116转换。
[0034]系统100使用反向散射BASK调制，使得可充电单元104能够与充电站102通信以提供负载模决118的当前电池电量状态和合适的充电概况。通过处理器120向晶体管TRl的栅极发送脉冲控制信号PCS以选择性地连接和断开跨电容器C2的电容器C3来实现反向散射BASK调制技术。脉冲控制信号PCS代表数据，选择性地连接和断开跨电容器C2的电容器C3影响跨次级线圈L2的输出端的电压。在这个实施例中，脉冲控制信号PCS具有500uS的最大持续时间，其与信号数据位持续时间DBD相等。连接和断开电容器C3引起的次级线圈L2上的负载影响跨电感耦合的初级线圈LI的电压。该负载的结果是，电感耦合的初级线圈LI处的电压在以依赖于BASK调制信号MSI中存在的脉冲控制信号PCS代表的数据DA的方式变化。BASK调制信号MSI具有以频率Fl振荡的载波信号CS和500uS的信号数据位持续时间DBD。
[0035]解调器112解调调制信号MSI以提供二进制解调信号BDSI，处理器106处理该二进制解调信号BDSI，并执行数据识别以识别在该二进制解调信号BDSI中的编码数据。之后处理器106可发送控制信号以修改VC0108的输出频率。如果由于在调制信号MSI中接收的数据而需要调整初级线圈LI的功率输出，则可能需要修改所述输出频率。一旦负载模块118中的电池充满电，可以是任何便携电源供电设备的可充电单元104可从充电站移开，这对本领域技术人员来说是显而易见的。
[0036]参考图2，示出了根据本发明优选实施例的构成处理器106的模块的示意框图。处理器106包括用于处理来自解调器112的输出OUT的信号的数据位识别模块202，并且所述数据位识别模块202的输出被耦合至字节和分组解码模块204。所述解码模块204具有用于控制驱动器110的解码输出。
[0037]图3是根据本发明优选实施例的BASK解调器112的示意框图。所述解调器112包括信号修改电路310，其包括作为解调器112的输入端DIP的输入端，且信号修改电路310的输出被耦合至低通滤波(LPF)电路350的输入。信号修改电路310包括信号缩放电路320，其具有输入端DIP和耦合至整流电路330输入的输出SS0。整流电路330的输出RSO被耦合至AC耦合电路340的输入，AC耦合电路的输出ASO即为信号修改电路310的输出。
[0038]LPF电路350的输出LPO被稱合至信号放大器电路360的输入,信号放大器电路360具有耦合至信号整形电路370的输入的输出SA0。信号整形电路370具有作为解调器112的输出OUT的输出。
[0039]图4是根据本发明优选实施例的构成处理器106 —部分的数据位识别模块202的示意框图。数据位识别模块202包括计数器模块402，其具有高分辨率时钟(来自片上或者另选地片外源)。计数器模块402的输入接收来自解调器112的输出的差分双相位波形，该波形在后面的图16和17中描述。当计数器模块402接收到遵照期望的时序约束的波形时，由具有输入抗干扰模块406和位数据确定模块408的捕获模块404处理该波形。在确定数据位之后，位数据确定模块408的输出耦合成重置计数器模块402。另选地，当计数器模块402接收到未遵照期望的时序约束的波形时，该波形将被比较模块410和异常分组处理模块412模块处理。异常分组处理模块412的输出耦合成重置计数器模块402，以允许处理后续正确分组的更多数据位。
[0040]参考图5，示出了代表BASK调制信号MSI的波形。在解调器112的输入端DIP提供BASK调制信号MSI。BASK调制信号MSI由以频率Fl振荡的载波信号CS生成。频率Fl可在最小频率10KHz和最大频率205KHz之间变化，信号MSI是具有500uS的信号数据位持续时间DBD的振幅调制二进制数据DA。如图所示，BASK调制信号MSI具有周期T (其中T = 1/F1)，在逻辑I状态和逻辑O状态之间进行振幅调制。在操作中，BASK调制信号MSI的实际振幅可随着载波信号CS的频率Fl而变化，这对本领域技术人员来说是显而易见的。
[0041]参考图6，示出了根据本发明优选实施例的代表在信号缩放电路320的输出处提供的未裁切缩放偏置BASK调制信号SBMSI的波形。未裁切缩放偏置BASK调制信号SBMSI具有典型地为2.5伏的DC偏置电压VBIAS，并且是在输入端DIP提供的BASK调制信号MSI的缩放偏置版本。DC偏置电压VBIAS为解调器112使用的电源线电压值的一半，其将在后面描述。此外，为了避免信号裁切，所述未裁切缩放偏置BASK调制信号SBMSI在偏置电压VBIAS两侧的摆动振幅都小于2.5伏。
[0042]参考图7，示出了根据本发明优选实施例的代表在整流电路330的输出提供的部分整流信号RS的波形。部分整流信号RS是在信号缩放电路320的输出提供的缩放偏置BASK调制信号SBMSI的半波整流平滑版本。如图所示，部分整流信号RS仍具有周期T，并具有指示逻辑I状态和逻辑O状态的变化振幅，但部分整流信号RS保留在DC偏置电压VBIAS之上。
[0043]参考图8，示出了根据本发明优选实施例的代表在AC耦合电路340的输出提供的交变信号AS的波形。交变信号AS在整流电路330的输出提供的部分整流信号RS的AC版本。交变信号AS仍具有周期T，并具有指示在逻辑I状态和逻辑O状态的变化振幅，但交变信号AS关于DC偏置电压VBIAS交变。
[0044]参考图9，示出了根据本发明优选实施例的代表在信号放大器电路360的输出提供的模拟解调信号ADSI的波形。模拟解调信号ADSI是交变信号AS的滤波放大版本，其经过了 LPF电路350的低通滤波和之后信号放大器电路360的放大。该模拟解调信号ADSI具有500uS的修改的周期Tl，该周期与发送到可充电单元104的晶体管TRl栅极的脉冲控制信号PCS的最大持续时间相同。
[0045]参考图10，示出了根据本发明优选实施例的代表在信号整形电路370的输出OUT提供的二进制解调信号BDSI的波形。二进制解调信号BDSI是模拟解调信号ADSI的数字版本，其被信号整形电路370整形为数字脉冲。
[0046]图11是根据本发明优选实施例的信号缩放电路320的示意电路图。信号缩放电路320的两个输入端DIP被耦合至相应的衰减电路1110，1120。衰减电路1110包括耦合至第一个输入端DIP的降压电阻器R1。降压电阻器Rl通过电阻器R2连接到地GND。降压电阻器Rl的电阻要远大于电阻器R2的电阻(典型地Rl > 6 * R2)，电阻器Rl和R2之间的公共节点耦合至直流阻挡电容器Cl，直流阻挡电容器Cl通过电容器C2耦合到地线GND。直流阻挡电容器Cl的电容器值远大于电容器C2的电容值(典型地Cl > 40 * C2)，电容器Cl和C2之间的公共节点通过电阻器R5耦合至运算放大器1130的非反相输入。
[0047]衰减电路1120包括耦合至第二个输入端DIP的降压电阻器R3。该降压电阻器R3通过电阻器R4连接到地线GND。降压电阻器R3的电阻要远大于电阻器R4的电阻(典型地R3 > 3.5 * R4)，电阻器R3和R4之间的公共节点耦合至直流阻挡电容器C3，直流阻挡电容器C3通过电容器C4耦合至地线GND。直流阻挡电容器C3的电容值远大于电容器C4的电容值(典型地C3 > 40 * C4)，电容器C3和C4之间的公共节点通过电阻器R6耦合至运算放大器1130的反相输入。[0048]信号缩放电路320还包括跨电源线VSUPP和地线GND耦合的两个电阻器R8和R9。电阻器R8和R9之间的公共节点通过电阻器RlO耦合到运算放大器1130的非反相输入。在该实施例中，电阻器R8的电阻等于电阻器R9的电阻，并且因此提供给运算放大器1130的非反相输入的电压是VSUPP/2。反馈电阻器R7耦合在运算放大器1130的输出和运算放大器1130的反相输入之间。运算放大器1130的输出也是信号缩放电路320的输出SS0,并且在本特定实施例中，运算放大器1130被配置为差分放大器1140。因此，在操作中，运算放大器1130的非反相输入(参考输入)设置为VSUPP/2的偏置电压，并且通过衰减电路1110耦合至输入端DIP之一。类似地，运算放大器1130的反相输入通过衰减电路1120耦合至输入端DIP之一。
[0049]差分放大器1140的增益取决于电阻器R5，R6，R7，R8，R9和RlO的值。在操作中，衰减电路1110，1120与差分放大器1140结合缩放BASK调制信号MSI，使得其具有小于在电源线VSUPP处提供的5伏电势的峰峰最大振幅摆动。此外，由于提供在运算放大器1130的非反相输入的DC参考电压(偏置电压VBIAS)是VSUPP/2，在输出SSO处的未裁切缩放偏置BASK调制信号SBMSI在偏置电压VBIAS的任一侧都具有小于2.5伏的振幅摆动，从而避免信号裁切。
[0050]图12是根据本发明优选实施例的整流电路330和AC耦合电路340的示意电路图。在该实施例中，整流电路330是具有耦合至信号缩放电路320的输出SSO的输入的半波整流器。该输入通过串联连接的电阻器Rll，R12耦合到地线GND，并且在电阻器Rll和R12之间的公共节点耦合至二极管D的阳极。并联连接的平滑电容器C5和放电电阻器R13耦合在二极管D的阴极和地线GND之间。该阴极还耦合至整流电路330的输出RSO，RSO是交流耦合电路340的输入。因此，输出RSO将部分整流信号RS提供给交流耦合电路340的输入。
[0051]交流耦合电路340包括耦合在整流电路330的输出RSO和交流耦合电路340输出ASO之间的耦合电容器C6。耦合电容器C6典型地在载波信号CS的频率Fl下具有相对低电抗值，并且在该实施例中耦合电容器C6的值为0.1uF0因此，输出ASO将交变信号AS提供给LPF电路350。
[0052]图13是根据本发明优选实施例的LPF电路350和信号放大器电路360的示意电路图。LPF电路350包括衰减电阻器R14，其具有连接到交流耦合电路340的输出ASO的第一端和连接到LPF电路350的输出LPO的第二端。还有两个跨输出LPO和地线GND耦合的并联连接的电容器C7，C8。在该实施例中，电容器C7，C8的组合电容为IlnF并且衰减电阻器R14的电阻是4.3k欧姆。因此，LPF电路350的截止频率Fe约为21KHz。
[0053]信号放大器电路360包括将LPF电路350的输出LPO耦合至运算放大器1310的反相输入的电阻器R15。跨电源线VSUPP和地线GND耦合两个电阻器R16和R17。电阻器R16和R17之间的公共节点直接耦合运算放大器1310的非反相输入，并且解耦电容器ClO跨在公共节点和地线GND连接。在该实施例中，电阻器R16的电阻等于电阻器R17的电阻，因此提供给运算放大器1310的非反相输入的电压是VSUPP/2。在运算放大器1310的输出和运算放大器1310的反相输入之间还耦合反馈电容器C9，并且反馈电阻器R18连接在运算放大器1310的输出和低通滤波器电路350的输出LPO之间。运算放大器1310的输出也是信号故大器电路360的输出SA0，并且在该特定实施例中运算放大器1310配置为积分器或积分放大器。因此，输出SAO将模拟解调信号ADSI提供给信号整形电路370。
[0054]图14是根据本发明优选实施例的信号整形电路370的示意电路图。信号整形电路370包括直流阻挡电容器Cll，其具有连接至信号放大器电路360的输出SAO的第一端和连接至电阻器R19和R21的第二端。电阻器R19将电容器Cll的第二端耦合至运算放大器1410的非反相输入。跨电源线VSUPP和地线GND耦合两个电阻器R22和R23。电阻器R22和R23之间的公共节点通过电阻器R24耦合至运算放大器1410的反相输入，并且解耦电容器C12跨电阻器R22、R23的公共节点和地线GND连接。在该实施例中，电阻器R22的电阻等于电阻器值R23的电阻，并且因此提供给运算放大器1410的反相输入的电压是VSUPP/2。
[0055]电阻器R21将直流阻挡电容器Cll的第二端耦合至电阻器R22、R23的公共节点，并且电阻器R20将运算放大器1410的非反相输入耦合至地线GND。在运算放大器1410的输出和运算放大器1410的非反相输入之间还耦合有反馈电阻器R25。运算放大器1410配置为滞后比较器，其具有提供作为二进制解调信号BDSI的方波输出信号的特性，这对本领域技术人员来说是显而易见的。此外，运算放大器1410的输出通过串联连接的电阻器R26和R28耦合至解调器112的输出OUT。此外，电阻器R26和R28之间的公共节点通过并联连接的电容器C13和电阻器R27耦合至地线GND。
[0056]概括地说，BASK解调器112具有信号修改电路310，并且LPF电路350将信号放大器电路360耦合至修改电路输出AS0。信号整形电路将信号放大器电路360的输出SAO耦合至解调器112的输出OUT。信号修改电路包括信号缩放电路320，整流电路330和交流耦合电路340。在操作中，信号缩放电路320缩放在输入端DIP接收的BASK调制信号MSI，以提供未裁切的缩放偏置交变信号SBMSI，未裁切的缩放偏置交变信号SBMSI关于偏置电压以至少最小载波频率Fl的信号频率交变。整流电路330对未裁切的缩放偏置交变信号进行整流以提供部分整流信号RS。交流耦合电路解耦该部分整流信号以提供裁切的缩放偏置交变信号AS。LPF电路350从裁切的缩放偏置交变信号AS去除信号频率以提供解调信号，解调信号被信号放大器电路360放大并被信号整形电路370整形，以在解调器112的输出OUT提供二进制解调信号BDSI。
[0057]参考图15，示出了根据本发明优选实施例的用于解调BASK调制信号MSI的方法1500的流程图。方法1500由解调器112执行，并且该方法在开始框1505处开始。然后，在缩放框1510，执行缩放BASK调制信号MSI的处理，以提供未裁切缩放偏置BASK调制信号SBMSI，其关于偏置电压以至少最小载波频率Fl的载波频率交变。该缩放处理包括使用每个衰减电路1110的衰减器来衰减BASK调制信号MSI。之后，在框1515，该方法1500执行对未裁切缩放偏置BASK调制信号的部分整流，以提供部分整流信号RS。在框1520，执行对部分整流信号RS的交流耦合以提供裁切的缩放偏置交变信号AS。
[0058]在框1525，执行对裁切的缩放偏置交变信号AS的低通滤波，以去除信号频率并提供解调信号。之后，在框1530，该方法1500执行对解调信号的放大以提供放大的解调信号，即模拟解调信号ADSI。在框1535该方法1500执行时放大的解调信号的整形以提供二进制解调信号BDSI，并且之后该方法1500在结束框1540处结束。
[0059]参考图16，示出了显示第一种现有技术的二进制编码信号1600的波形图。第一编码二进制信号1600典型地是在解调器112的输出OUT处提供的二进制解调信号BDSI，并且包括构成编码二进制信号1600的至少一部分的编码序列数据位。编码二进制信号1600具有预定的被二进制逻辑状态转换1610所限定的单独的数据位持续时间(BIT DURAT1N)。
[0060]在编码二进制信号1600中有两个编码逻辑值。具有连续二进制逻辑状态O或I的单独的数据位持续时间被编码为第一逻辑值(BIT = O)，即逻辑值O。相反，具有多于一个的O和I的二进制逻辑状态的单独的数据位持续时间被编码为第二逻辑值(BIT = I)，SP逻辑值I。更具体地，具有多于一个二进制逻辑状态的单独的数据位持续时间在位持续时间的一半的时间期满之后在二进制逻辑状态之间转换。因此，具有多于一个二进制逻辑状态的数据位持续时间，其50%的位持续时间处于逻辑状态1，50%的位持续时间处于逻辑状态O。因此，本领域技术人员可以显而易见的是，编码二进制信号1600符合无线充电联盟Qi标准。
[0061]参考图17，示出了第二种现有技术的编码二进制信号1700的波形图。第二编码二进制信号1700典型地是在调制器112的输出OUT处提供的二进制解调信号BDSI，并且包括形成编码二进制信号1700的至少一部分的编码序列数据位。编码二进制信号1700具有预定的由二进制逻辑状态转换1710所限定的单独的数据位持续时间DBD (BIT DURAT1N)。
[0062]在编码二进制信号1700中有两个编码逻辑值。具有连续二进制逻辑状态O或I的单独的数据位持续时间被编码为第一逻辑值(BIT = I)，即逻辑值I。相反，具有多于一个的O和I的二进制逻辑状态的单独的数据位持续时间被编码为第二逻辑值(BIT = O)，即逻辑值O。更具体地，具有多于一个二进制逻辑状态的单独的数据位持续时间在位持续时间的一半的时间期满之后在二进制逻辑状态之间转换。因此，具有多于一个二进制逻辑状态的数据位持续时间，其50%的位持续时间处于逻辑状态1，50%的位持续时间处于逻辑状态O。
[0063]参考图18，示出了根据本发明优选实施例的用于对编码序列数据位的逻辑值进行解码的方法的流程图。该方法将参考第一种现有技术的编码二进制信号1600进行解释，然而该方法1800也可以用来解码其他编码信号，诸如第二种现有技术的编码二进制信号1700。
[0064]方法1800典型地由处理器106执行，在检测到转换后在开始框1805调用。当前边沿定时器CET (定时器模块402)被重置并通过最后的位的结束转换(或者当前位的起始转换)开始从零值计数。当检测到之后的转换时，捕获模块404存储计数器数，将边沿标记EFLG设置成指示转换类型(上升沿或下降沿)。在框1810，当前边沿定时器CET和边沿标记EFLG被读取，在框1815，对转换(或边沿)进行评估以确定它是否是有效的。如果当前边沿定时器CET具有指示小于最大允许持续时间(在该特定示例中是625uS)的时段的值，则该转换(或边沿)是有效的。这个最大允许持续时间基于500uS的期望的位持续时间。
[0065]之后，在判定框1820，该方法1800通过检查边沿标记EFLG的状态确定转换是否为下降沿。之后，该方法1800选择性地执行更新两个累积器之一的处理。这些累积器为第一累积器Al和第二累积器A2，累积器的选择取决于边沿标记EFLG的状态。第一累积器Al是高水平累积器，当边沿标记EFLG的状态指示转换为下降沿时，其在框1825处更新。相反，第二累积器A2是低水平累积器，当边沿标记EFLG的状态指示转换为上升沿时，其在框1830处更新。因此，第一累积器Al在处于第一逻辑值(逻辑I)时跟踪当前数据位持续时间的时间，第二累积器A2在处于第二逻辑值(逻辑O)时跟踪当前数据位持续时间的时间。
[0066]在判定框1835，该方法1800确定该转换是否为数据位的最后一个边沿。由于期望的位持续时间是500uS，所以当当前边沿定时器CET具有指示437uS到625uS之间的时段的值时，该转换被认为是数据位的最后一个边沿。这可通过比较最后位结束转换(或当前位的初始转换)和下一转换之间持续时间以确定是否达到了阈值时段来实现。如果判定框1835确定该转换不是数据位的最后一个边沿，则在框1840，将当前边沿定时器CET的值存储在累积器参考定时器(ART)中。之后，该方法在结束框1870处结束。当方法1800再次被转换调用(该转换在框1815被认为是有效的)时，选择性地更新累积器之一。更具体地，第一累积器Al如被选择，则通过方式Al = Al+(CET-ART)更新，第二累积器A2如被选择，则通过方式A2 = A2+(CET-ART)更新。
[0067]当判定框1835确定该转换是数据位的最后一个边沿，该方法1800实质上执行识别当前数据位持续时间转换的结束的处理。所识别的当前数据位持续时间转换的结束指示当前数据位持续时间的完成，并且该方法1800执行比较处理。该比较处理在框1845执行，其中比较第一累积器Al中存储的值和第二累积器A2中存储的值以提供一差值DV。在比较框1850，将该差值DV与一阈值TV进行比较。比较框1850用来根据差值DV确定当前数据位持续时间的逻辑值。该差值DV是通过将第一和第二累积器Al，A2中存储的值相减得到的绝对值。当该绝对值大于阈值TV时，该逻辑值在框1860处被确定为逻辑O的第一逻辑值。或者，当该绝对值小于阈值TV，该逻辑值在框1855处被确定为逻辑I的第二逻辑值。
[0068]该阈值TV典型地设为50uS。这是因为编码二进制信号1600具有以下的编码位，其数据位持续时间是连续的二进制逻辑状态O或I则编码为逻辑值0，而50%处于逻辑状态I而50%处于逻辑状态O的数据位持续时间编码为逻辑值I。因此，数据位持续时间编码为逻辑O将导致500uS的理想绝对值，而数据位持续时间编码为逻辑I将导致OuS的理想绝对值。然而，本领域技术人员可显而易见的是，如果该方法1800对于编码二进制信号1700执行，数据位持续时间编码为逻辑I将导致500uS的理想绝对值，数据位持续时间编码为逻辑O将导致OuS的理想绝对值。
[0069]在框1855或1860确定了数据位的逻辑值之后，在重置框1865，高水平或第一累积器Al、低水平或第二累积器A2、累积器参考定时器ART和当前边沿定时器(CET)被重置。方法1800在结束框1870处结束。
[0070]概括的说，方法1800用于通过检测初始转换(或最后数据位的结束转换)之后检测当前数据位的进一步的转换，选择性的更新两个累积器Al，A2之一。每个进一步的转换的转换类型都被识别，从而确定当前数据位持续时间何时是处于第一逻辑值或是第二逻辑值，并且处于每个值的时间被累积器Al，A2累计。之后比较累积器的值以识别数据位的逻辑值。当错误的转换出现时(由于编码二进制信号1600中的电磁干扰)，这可以在框1815处识别，方法1800结束，之后所有的计数器和累积器被重置。
[0071]有利地，在一些实施例中，本发明可用于解调对于逻辑I和O具有变化的最大ASK调制信号值的BASK调制信号。另外，在一些实施例中，本发明还可用来减轻由电磁干扰造成的虚假信号的错误解码。
[0072]因此，在一种另选的实施例中，本发明提供了一种对构成编码二进制信号的至少一部分的编码序列数据位的逻辑值进行解码的方法，该编码二进制信号包括有二进制逻辑状态转换限定的预定的单独数据位持续时间，其中具有连续的二进制逻辑状态的单独的数据位持续时间被编码为第一逻辑值，具有多于一个二进制逻辑状态的单独数据位持续时间被编码为第二逻辑值。该方法由处理器执行，并且包括如下步骤:检测初始转换(或最后转换)，由此指示当前数据位持续时间开始(或最后的数据位持续时间结束)；选择性地更新两个累积器中的一个，所述累积器是第一累积器和第二累积器，其中第一累积器跟踪处于第一逻辑值时当前数据位持续时间的时间，第二累积器跟踪处于第二逻辑值时当前数据位持续时间的时间；识别当前数据位持续时间转换的结束，由此指示当前数据位持续时间的完成；比校第一累积器中存储的值和第二累积器中存储的值来提供差值；以及基于差值确定当前数据位持续时间的逻辑值。
[0073]在上面的方法中，所述差值是将第一和第二累积器中存储的值相减得到的绝对值。当该绝对值大于阈值时，该逻辑值被确定为第一逻辑值。当该绝对值小于阈值时，该逻辑值被确定为第二逻辑值。进一步的，第一逻辑值是逻辑0，第二逻辑值是逻辑I。选择性地更新包括检测进一步的转换，以及识别每个进一步的转换的转换类型，从而确定当前数据位持续时间是处于第一逻辑值还是处于第二逻辑值。识别当前数据位持续时间转换的结束包括比较初始转换和进一步的转换之间的持续时间以确定是否达到了阈值时段。缩放包括衰减BASK调制信号，以及偏置电压是解调器电源电压的一半。此外，低通滤波的特征在于使用具有不大于21KHz的截止频率的滤波器。
[0074]出于说明和描述的目的，给出了对本发明优选实施例的描述，但不意图是穷尽性的或将本发明限定为公开的形式。本领域技术人员将认识到，可以在不脱离本发明广义发明构思的情况下对以上描述的实施例进行改变。因此应理解，本发明并不局限于公开的具体实施例，而覆盖了通过所附权利要求定义的本发明的精神和范围内的变型。
【权利要求】
1.一种二进制幅移键控(BASK)解调器，用于提供BASK调制信号的二进制解调信号，所述BASK调制信号具有可在最小载波频率和最大载波频率之间变化的可变频率载波信号，所述BASK解调器包括: 信号修改电路，具有输入端和信号修改电路输出，其中所述信号修改电路包括: 信号缩放电路，对在所述输入端接收的BASK调制信号进行缩放以提供未裁切的缩放偏置交变信号，所述未裁切的缩放偏置交变信号关于偏置电压以至少所述最小载波频率的信号频率交变， 连接至所述缩放电路的整流电路，对所述未裁切的缩放偏置交变信号进行整流以提供部分整流信号，以及 连接至所述整流电路的交流耦合电路，解耦所述部分整流信号以提供裁切的缩放偏置交变信号； 耦合至所述信号修改电路的低通滤波器，用于从所述裁切的缩放偏置交变信号去除所述信号频率，以提供解调信号； 耦合至所述供通滤波器的放大器电路，放大所述解调信号；以及耦合至所述放大器电路的信号整形电路，用于对放大的解调信号进行整形，并将整形解调信号提供至所述解调器的输出，从而在所述解调器的输出处提供二进制解调信号。
2.如权利要求1所述的BASK解调器，其中所述信号修改电路包括至少一个衰减器。
3.如权利要求2所述 的BASK解调器，其中所述信号修改电路包括运算放大器，并且在操作中所述运算放大器的参考输入被设置成所述偏置电压，并耦合至输入端之一。
4.如权利要求3所述的BASK解调器，其中所述运算放大器的参考输入通过所述衰减器耦合至所述输入端之一。
5.如权利要求4所述的BASK解调器，其中所述偏置电压是所述解调器的供电电压的一半。
6.如权利要求5所述的BASK解调器，其中所述运算放大器的所有输入端都通过衰减器耦合至所述输入端。
7.如权利要求1所述的BASK解调器，其中所述低通滤波器具有不大于21KHz的截止频率。
8.如权利要求7所述的BASK解调器，其中所述放大器电路被配置为积分器。
9.一种二进制幅移键控(BASK)调制信号的解调方法，所述BASK调制信号具有可在最小载波频率和最大载波频率之间变化的可变频率载波信号，所述方法由解调器执行，其中所述方法包括: 对所述BASK调制信号进行缩放，以提供未裁切的缩放偏置BASK调制信号，所述未裁切的缩放偏置BASK调制信号关于偏置电压以至少所述最小载波频率的信号频率交变； 对所述未裁切的缩放偏置BASK调制信号进行部分整流，以提供部分整流信号； 交流耦合所述部分整流信号以提供裁切的缩放偏置交变信号，所述裁切的缩放偏置交变信号关于偏置电压以至少所述最小载波频率的信号频率交变； 对所述裁切的缩放偏置交变信号进行低通滤波，以从其中去除所述信号频率并提供解调信号； 放大所述解调信号以提供放大的解调信号；以及对所述放大的解调信号进行整形以提供二进制解调信号。
10.如权 利要求9所述的方法，其中所述放大由积分放大器执行。
【文档编号】H04L27/06GK104038458SQ201310187162
【公开日】2014年9月10日 申请日期:2013年3月5日 优先权日:2013年3月5日
【发明者】叶万富, 高翔, 候东鹏 申请人:飞思卡尔半导体公司