固态图像感测设备的制作方法
【专利摘要】本发明的实施例提供一种固态图像感测设备，其可以使用简单的电路防止竖直线噪声的出现。时序调整电路生成供应至斜坡生成器的第一时钟和供应至计数器的第二时钟，从而在第一时钟和第二时钟之间的相位差值位于预定范围之内并且根据图像传感器中的线而不同。
【专利说明】固态图像感测设备
[0001]相关申请的交叉引用
[0002]2012年10月30日提交的日本专利申请N0.2012-239336的公开内容(包括说明书、附图和摘要)在此通过引用整体并入本文。
【技术领域】
[0003]本发明涉及固态图像感测设备，并且例如涉及具有列ADC (模数转换器)的固态图像感测设备。
【背景技术】
[0004]许多用于相机设备等的固态图像感测设备使用CMOS传感器作为图像传感器并且使用简单的积分ADC电路以用于降低成本。此外，市场甚至要求相机设备等具有简单的视频拍摄功能。为了在视频拍摄期间增加的帧率而不显著增加整体成本，必须降低ADC的输出位精度至并不显著影响图像质量的水平。
[0005]然而，在这类CMOS传感器中，例如，在12位相片输出中并不出现的垂直线(line)噪声可能在10位的视频输出中出现。已经知晓，这是由针对图像传感器的每个列都有一ADC的列ADC系统的量化噪声所引起。下面的专利文献针对该问题采取下列措施。
[0006]在日本未审专利公开N0.2008-60872 (专利文献I)中，在二维空间中指示没有时间变化(temporal variation)的随机噪声的噪声信号N2dim被添加到像素信号So中。列ADC电路(25)将添加了噪声信号N2dim的像素信号的重置电平Srst和信号电路Ssig分开独立转换成数字数据，并且获取差值。通过分开转换两个信号为数字数据，其中添加有噪声信号N2dim，相同的噪声效果在两个信号的AD转换结果上出现，由此抵消与列相关的噪声。虽然在数字域中出现与差值相关联的量化误差，但是量化误差可以不具有列相关，同样添加的噪声信号N2dim也可以被移除。对于生成噪声信号N2dim的特定方式而言，将重置释放间隔TRelease设置为短于典型间隔。即，在重置晶体管(36)的重置操作期间在重置晶体管(36)的重置操作期间产生单元像素(3)中作为像素重置单位出现的重置噪声的一部分在单元像素中保留，因为噪声未被在电压比较单元(252)中操作点重置单元(偏移移除单元)(330)的偏移移除操作移除。
[0007]在日本未审专利公开N0.2011-50046 (专利文献2)中，针对每个线向DAC的偏移添加不超过+/-0.5LSB的随机偏移，以用于生成在ADC取样期间的参考RAMP波，由此减少垂直条纹噪声。由模拟电路的电流添加执行偏移添加。
【发明内容】
[0008]然而，在专利文献I的方法中，在每个像素中由比要求值更短的重置释放间隔偶然保留的电荷(模拟值)被用作噪声信号N2dim。这并不提供针对噪声信号所必须的，在每个单元像素中保留的，在二维空间中没有时间变化的随机噪声的基础。因此，取决于图像传感器的制造情况或先前帧的值，特定的残留电荷可能会在垂直线方向上不利地保留。此外，由于偶然出现产生的电荷，为了将噪声信号N2dim保持为在ILSB之下以最小化信号误差，需要巧妙地调整重置释放信号宽度。这要求根据图像传感器的制造特性以及ADC的增益调整重置释放间隔的功能，这不利地增加电路尺寸或使得设计困难。
[0009]在专利文献2的方法中，需要添加用于添加偏移电流的模拟电流源。这要求模拟电流源和相关精度的人工设计和布局，这不利地要求区域。
[0010]根据本说明书和附图，其它问题和新颖特征将变得显明。
[0011]根据本发明的一个实施例，时序调整电路生成供应至斜坡生成器的第一时钟和供应至计数器的第二时钟，从而在第一时钟和第二时钟之间的相位差值位于预定范围内并且根据图像传感器中的线而不同。
[0012]根据本发明的一个实施例，可以使用简单电路防止垂直线噪声的出现。
【专利附图】
【附图说明】
[0013]图1是示出根据第一实施例的固态图像感测设备的配置的图。
[0014]图2是示出根据第二实施例的固态图像感测设备的配置的图。
[0015]图3是示出根据第二实施例的信号处理电路的配置的图。
[0016]图4是示出斜坡生成器的配置的图。
[0017]图5是用于说明斜坡信号Rmp的生成过程的图。
[0018]图6是示出根据第二实施例的信号延迟电路的配置的图。
[0019]图7A是用于说明时钟CLK_R的相位与相关领域中时钟CLK_C的相位相同的情形中的操作的图。
[0020]图7B是用于说明时钟CLK_R关于时钟CLK_C延迟的情形中的操作的图。
[0021]图7C是用于说明时钟CLK_C关于时钟CLK_R延迟的情形中的操作的图。
[0022]图8是示出根据第三实施例的信号延迟电路的配置的图。
[0023]图9是示出根据第四实施例的信号处理电路的配置的图。
[0024]图10是示出根据第四实施例的信号延迟电路的配置的图。
[0025]图11是示出根据第五实施例的信号处理电路的配置的图。
[0026]图12是示出根据第五实施例的信号延迟电路的配置的图。
【具体实施方式】
[0027]在下文中，将参照附图描述本发明的一些实施例。
[0028]第一实施例
[0029]图1是示出根据第一实施例的固态图像感测设备的配置的图。
[0030]参见图1，固态图像感测设备2包括图像传感器100、时序调整电路3、斜坡生成器
4、计数器5和列ADC310_0至310_N。
[0031]图像传感器100包括单元像素101的矩阵。矩阵的列是列O至N。
[0032]在第i个列(i=0至N)中包含的单元像素101将入射光光电转换成模拟像素信号sig—i。
[0033]列ADC310_i (i=0至N)是积分A/D转换器，包括在图像传感器100中的第i列中的比较器311_i和计数锁存器312_i。[0034]比较器311」将来自图像传感器100的模拟像素信号sig_i与来自斜坡生成器4的斜坡信号进行比较。当像素信号sig_i在比较器311」处与斜坡信号匹配时，计数锁存器312」将来自计数器5的输出的计数值锁存，并且将其作为像素信号sig_i的数字值AD_Oi输出。
[0035]斜坡生成器4根据具有周期T的时钟信号CLK_R生成斜坡信号并且将其输出。
[0036]计数器5根据时钟CLK_C更新计数值，时钟CLK_C具有与时钟CLK_R周期T相同或者整数倍的周期并且具有与时钟信号CLK_R的相位不同的相位。
[0037]时序调整电路3生成时钟CLK_R和时钟CLK_C，从而时钟CLK_R和时钟CLK_C的相位差值位于预定范围内并且根据图像传感器100中的线而不同。
[0038]如上所述，根据该实施例，可以使用简单电路防止竖直线噪声的出现。
[0039]第二实施例
[0040]图2是示出根据第二实施例的固态图像感测设备的配置的图。
[0041]参见图2，固态图像感测设备I包括图像传感器100、控制电路200和信号处理电路 300。
[0042]控制电路200接收参考时钟CLK并且输出控制信号给图像传感器100和信号处理电路300。
[0043]图像传感器100包括单元像素101矩阵。单元像素101 (j, i)形成耦合至共同像素信号线103」的列(V)和耦合至不同像素信号线103」的线(H)。第i列的单元像素101接收光并且根据来自控制电路200的控制信号输出根据光的强度的模拟信号作为去往像素信号线103」的像素信号sig_i。
[0044]控制电路200执行控制，以便一次输出在一个线中的单元像素101」的输出给相应像素信号线103_i。像素信号线103」的输出sig_i被发送至信号处理电路300。
[0045]信号处理电路300接收参考时钟CLK并且将输入模拟像素信号sig_i转换为视频信号的数字值。
[0046]图3是示出根据第二实施例的信号处理电路的配置的图。参见图3，信号处理电路300包括时序调整电路340、斜坡生成器320、计数器330和列ADC310。
[0047]时序调整电路340接收参考时钟CLK和与参考时钟CLK同步的信号CLK_H，并且输出时钟CLK_R和时钟CLK_C。
[0048]针对图像传感器100的每个线，时序调整电路340通过以随机的方式将参考时钟CLK延迟Λ Tl来生成时钟CLK_C并且通过以随机的方式将参考时钟CLK延迟Λ Τ2来生成时钟CLK_R。ΛΤ2和ΛΤ1之间的最大差值是(1-1/4) XT。
[0049]时序调整电路340包括延迟量设置寄存器341、伪随机数生成器342和信号延迟电路 350。
[0050]延迟量设置寄存器341是用于设置待改变的延迟量的范围(最大延迟量)的寄存器。待改变的延迟量的范围越大，则待添加的随机噪声越大。延迟量设置寄存器341输出最大延迟量和伪随机数生成器342的初始值。
[0051]伪随机数生成器342基于存储在延迟量设置寄存器341中的最大延迟量和初始值生成在O和最大延迟量之间的随机数RND，并且将其输出给信号延迟电路350。时钟CLK_H是与参考时钟CLK同步的时钟，并且指示一个线(H)的信号处理开始时序。[0052]信号延迟电路350接收参考时钟CLK和随机数RND，并且将时钟CLK_R输出给斜坡生成器320并且将时钟CLK_C输出给计数器330。
[0053]斜坡生成器320根据时钟CLK_R生成待与来自图像传感器100的像素信号相比较的模拟斜坡信号Rmp。
[0054]计数器330根据时钟CLK_C输出计数值Cnt。计数器330接收重置信号RST和来自时序调整电路340的时钟CLK_C，并且输出计数值Cnt，重置信号RST是来自控制电路200的控制信号之一。与斜坡生成器320中的计数器321 —样，计数器330输出“O”作为计数值Cnt，而重置信号RST处于高电平，并且在重置信号RST变为低电平之后，对时钟CLK_C的上升边缘进行计数并且将上升边缘的数目输出为计数值Cnt。
[0055]在图像传感器100的第i列中提供列ADC310_i (i=0to N)，并且列ADC310_i包括比较器311_i和计数锁存器312_i。
[0056]比较器311_i接收从图像传感器100的每个列输出的模拟像素信号sig_i以及从斜坡生成器320输出的斜坡信号，并且在两个电压匹配的时序处将计数锁存器控制信号Ctl_i设置为高电平。
[0057]计数锁存器312」在计数锁存器控制信号Ctl_i变为高电平的时序处将来自计数器330的计数值Cnt进行锁存。因此，ADC310」将每个列中的模拟像素信号sig_i转换成数字值AD_0i并且输出该数字值作为视频信号。
[0058]列ADC310_i具有12位的精度并且具有少于ILSB的误差。在该实施例中，列ADC310_i输出10位数字值，并且相应地具有少于(1/4) XLSB的固有噪声。该固有噪声在每个单独的列ADC3 10」中固有；因此，在相同列中的像素的AD转换中，叠加相同量的噪声，从而在所获得的数字图像中出现竖直线噪声。在该实施例中，除了固有噪声，施加针对每个线的随机噪声，从而在相同列中的像素的AD转换中叠加不同量的噪声。
[0059]下文偶尔将列ADC310_0至310_N、比较器311_0至311_N、计数锁存器312_0至312_N、像素信号sig_0至sig_N、计数锁存器控制信号Ctl_0至Ctl_N和数字值AD_00至AD_0N分别称为列ADC310、比较器311、计数锁存器312、像素信号sig、计数锁存器控制信号Ctl和数字值AD_0。
[0060](斜坡生成器)
[0061]图4是示出斜坡生成器的配置的图。
[0062]参见图4，斜坡生成器320包括计数器321、DAC322和低通滤波器323。
[0063]计数器321从时序调整电路340接收用于斜坡生成的时钟CLK_R并且接收作为来自控制电路200的控制信号之一的重置信号RST，并且输出计数值。
[0064]DAC322从计数器321接收计数值并且将其转换成模拟信号ANC。
[0065]低通滤波器323选择DAC322的输出信号ANC的低频分量并且将其输出，由此输出平滑变化的斜坡信号Rmp。低通滤波器323可以由串联电阻R和并联电容C的组合实现。电阻R和电容C可以制备为元件，或者可以使用寄生元件。
[0066]图5是示出用于说明斜坡信号Rmp的生成过程的图。计数器321在重置信号RST处于高电平时输出“O”作为计数值。计数器321在重置信号RST改变至低电平时开始从时间t0计数，并且在时钟CLK_R的上升边缘(时间tl……)处向上计数。
[0067]DAC322将计数器321的输出值转换成模拟电压值，并且将其输出为信号ANC。DAC322的值在时钟CLK_R的每个上升边缘处递增I。
[0068]低通滤波器323使得信号ANC平滑变化，从而输出斜坡信号Rmp。斜坡信号Rmp可以通过调整低通滤波器323的参数和时钟CLK_R的周期而为近似的直线。
[0069]图5示出与第一若干时钟等同的波形，重复上述操作，从而斜坡信号Rmp的范围是从输出自图像传感器100的像素信号的最小值至最大值。
[0070](信号延迟电路)
[0071]图6是示出根据第二实施例的信号延迟电路的配置的图。
[0072]参见图6，信号延迟电路350包括多相位时钟生成电路53、多路复用器51和多路复用器52。
[0073]通过级联单位延迟门Dl至Dn来配置多相位时钟生成电路53。多相位时钟生成电路53接收时钟CLK并且输出多个延迟时钟CLKl至CLKn，多个延迟时钟CLKl至CLKn具有单位延迟门的每个延迟时间的相位差值。
[0074]用于生成最小延迟时钟CLKl的延迟门并不必然具有延迟值，并且可以是普通的缓冲门。备选地，输入信号CLK可以在不经过缓冲门的情形下直接输出为最小延迟时钟CLKl。
[0075]多路复用器51从多相位时钟生成电路53接收延迟时钟CLKl至CLKn，并且根据随机数RND的值选择一个时钟，并且将其作为时钟CLK_R输出给斜坡生成器320。通过以随机的方式将参考时钟CLK延迟Λ Τ2来生成时钟CLK_R。
[0076]多路复用器52从多相位时钟生成电路53接收延迟时钟CLKl至CLKn，并且根据随机数RND的相反值选择一个时钟，并且将其作为时钟CLK_C输出给计数器330。通过以随机方式将参考时钟CLK延迟Λ Tl来生成时钟CLK_C。
[0077]例如，如果最大延迟值是“7”，则随机数RND包括3位，并且随机数RND的范围从O至7。多路复用器51和多路复用器52选择时钟CLKl至CLK8中的任一个并且将其输出。
[0078]最大延迟时钟CLK8和最小延迟时钟CLKl之间的时间差值(即Λ Tl和Λ Τ2之间的最大差值)位于斜坡生成器320的输出Rmp的、与ADC310的输出的(1_1/4) XLSB对应的改变的时间之内。这实现包括ADC310的少于(1/4) XLSB的固有噪声在内的总计低于ILSB的噪声。由于与ILSB对应的时间是参考时钟CLK的周期Τ，因此最大延迟时钟CLK8和最小延迟时钟CLKl之间的相位延迟位于(1-1/4) XT延迟内。
[0079]如果时钟CLKi (i=l至8)关于参考时钟CLK的延迟量是iX Ad,则最大延迟量是8 Ad,而最小延迟量是Ad。
[0080]如果随机数RND是“000b”，则多路复用器51基于随机数RND “000b”选择时钟CLKl作为时钟CLK_R，并且多路复用器52基于随机数RND的相反值“111b”选择时钟CLK8作为时钟CLK_C。
[0081]在此情形下，ΛΤ1 (时钟CLK_C关于参考时钟CLK的延迟量)是8 Λ d，而ΛΤ2 (时钟CLK_R关于参考时钟CLK的延迟量)是Λ d。( Λ Tl+ Λ Τ2) /2等于最大延迟量8 Λ d和最小延迟量Ad的平均值(中间值)。
[0082]此外，如果随机数RND是“101b”，则多路复用器51基于随机数RND “101b”选择时钟CLK6作为时钟CLK_R，而多路复用器52基于随机数RND的相反值“010b”选择时钟CLK3作为时钟CLK_C。[0083]在此情形下，Δ Tl (时钟CLK_C关于参考时钟CLK的延迟量)是3 Λ d，而Λ T2 (时钟CLK_R关于参考时钟CLK的延迟量)是6 Λ d。( Λ Tl+ Λ Τ2) /2等于最大延迟量8 Λ d和最小延迟量Ad的平均值(中间值)。
[0084]因此，由多路复用器51和52选择的两个时钟的延迟量的平均值可以维持为最大延迟量和最小延迟量的平均值(恒定值)。
[0085](计数操作)
[0086]图7A是用于说明在时钟CLK_R的相位与相关领域(related art)中的时钟CLK_C的相位相同的情形下的操作的图。
[0087]在图7A中，向斜坡生成器320输入的时钟CLK_R的相位与向计数器330输入的时钟CLK_C的相位相同。斜坡生成器320基于时钟CLK_R生成斜坡信号Rmp并且将其输入至比较器311。来自图像传感器100的像素信号sig被输入至比较器311。计数器330基于时钟CLK_C递增计数值Cnt。
[0088]斜坡信号Rmp在时间t0时在时钟CLK_R的上升边缘处上升。计数值Cnt在时间t0时在时钟CLK_C的上升边缘处更新为“I”。计数值Cnt在时钟CLK_C的每个上升边缘处递增。
[0089]虽然斜坡信号Rmp的电压在理论上在时间ta处与像素信号sig的电压匹配，但是比较器311由于其误差特性而确定斜坡信号Rmp的电压在时间tl (Ha)处与像素信号sig的电压匹配，并且比较器311的输出信号Ctl上升。计数锁存器312在信号Ctl上升时锁存计数值Cnt为“ I”。因此，从列ADC310输出的数字值AD_0是“ I”。时间ta和tl之间差值是针对各个单独的比较器311的固定值，其小于(1/4) XT。
[0090]图7B是用于说明在相对于时钟CLK_C延迟时钟CLK_R的情形中的操作的图。
[0091]在图7B中，由于时序调整电路340添加的随机噪声，向斜坡生成器320输入的时钟CLK_R相对于向计数器330输入的时钟CLK_C延迟。使得Λ T表示时钟CLK_C和时钟CLK_R之间的相位差值，AT等于或小于(3/4) XT。
[0092]计数值Cnt在时间t0时在时钟CLK_C的上升边缘处更新为“I”。计数值Cnt在时钟CLK_C的各个上升边缘处递增。斜坡信号Rmp在时间t0时在时钟CLK_R的上升边缘处上升。
[0093]虽然斜坡信号Rmp的电压在理论上在时间tb处与像素信号sig的电压匹配，但是比较器311由于其误差特性而确定斜坡信号Rmp的电压在时间t2 (Hb)处与像素信号sig的电压匹配，并且比较器311的输出信号Ctl上升。计数锁存器312在信号Ctl上升时锁存计数值Cnt为“2”。因此，从列ADC310输出的数字值AD_0是“2”。时间tb和t2之间差值ΛΝ是针对各个单独的比较器311的固定值，其小于(1/4) XT。此外，时间tb和ta之间的差值是A T。
[0094]因此，在该示例中，除了相关领域中的ΛΝ的固定噪声(小于(1/4) XT)之外，还应用ΛΤ的随机噪声(在(3/4) XT内)。因此，总计应用少于IT的噪声。针对各个线而不同的该随机噪声可以因各个比较器311的固有特性而防止竖直线出现。
[0095]在该实施例中，AD转换结果变为值2 (相对于相关领域中的值+1);然而，添加结果可以是I (+0)，这取决于像素信号电压Sig和随机数RND。
[0096]图7C是用于说明时钟CLK_C相对于时钟CLK_R延迟的情形中的操作的图。[0097]在图7C中，由于时序调整电路340添加的随机噪声，向计数器330输入的时钟CLK_C相对于向斜坡生成器320输入的时钟CLK_R延迟。使得Λ T表示时钟CLK_C和时钟CLK_R之间的相位差值，AT等于或小于(3/4) XT。
[0098]斜坡信号Rmp在时间t0’时在时钟CLK_R的上升边缘处上升。计数值Cnt在时间t0时在时钟CLK_C的上升边缘处更新为“I”。计数值Cnt在时钟CLK_C的每个上升边缘处递增。
[0099]虽然斜坡信号Rmp的电压在理论上在时间tc时与像素信号sig的电压匹配，比较器311由于其误差特性而确定斜坡信号Rmp的电压在时间t3 Otc)处与像素信号sig的电压匹配，并且比较器311的输出信号Ctl上升。计数锁存器312在信号Ctl上升时锁存计数值Cnt为“I”。因此，从列ADC310输出的数字值AD_0是“I”。时间tc和t3之间差值ΛΝ是针对各个单独的比较器311的固定值，其小于(1/4) XT。此外，时间tc和ta之间的差值是A T。
[0100]因此，在该示例中，除了相关领域中的ΛΝ的固定噪声(小于(1/4) XT)之外，还应用ΛΤ的随机噪声(在(3/4) XT内)。因此，在相反方向上应用总计小于1/2XT的噪声。针对各个线而不同的该随机噪声可以因各个比较器311的固有特性而防止竖直线噪声出现。
[0101]在该实施例中，由于添加少于ILSB的噪声，因此AD转换结果变为值I (在没有噪声的情形下相对于该值为-O);然而，减法结果可以是值0(-1)，这取决于像素信号电压Sig和随机数RND。
[0102]虽然通过时钟CLK_R和时钟CLK_C具有相同周期的示例方式描述了上述实施例，但是本发明不限于此。例如，即使时钟CLK_C的周期是时钟CLK_R的周期的整数倍，也可以获得相同的有利效果。在此情形下，斜坡信号Rmp变得更接近直线，这带来期望添加的随机噪声的平均值接近O的优势。
[0103]因此，在该实施例中，在图像传感器100的每个线处理中变化随机数RND，由此变化针对每个线提供的随机噪声的量，从而可以向列方向中的像素信号添加随机噪声。通过生成具有长周期的伪随机功能的随机数RND，噪声的平均值在长时间内在二维中变为O。此夕卜，通过数字生成用于确定噪声量的随机数RND，可以使用简单电路实现上述处理。
[0104]由此，可以以较低成本减少专属于ADC系统的量化数字线噪声。即，可以有效地减少在列方向上的竖直条纹(vertical streak),该数字条纹在视频拍摄期间在为增加巾贞率而减少ADC的输出位精度的情形下可见。
[0105]在该实施例中，假设时钟CLK的周期根据温度或电压的波动的范围是窄的，多相位时钟生成电路被配置为具有固定单位延迟门。然而，在时钟CLK的周期根据温度和电压大幅波动的情形下，多相位时钟生成电路可以配置为具有DLL (延迟锁定环)。
[0106]此外，虽然在该实施例中，从列ADC输出的数字值的误差范围小于数字值的(1/4) XLSB并且在时钟CLK_R和时钟CLK_C之间的相位差值位于(1-1/4) XT内，本发明不限于此。在从列ADC输出的数字值的误差范围小于数字值的(1/a) XLSB的情形下，在时钟CLK_R和时钟CLK_C之间的相位差值可以位于(1-1/a) XT内。
[0107]此外，虽然在该实施例中针对各个线以随机方式设置在时钟CLK_R和时钟CLK_C之间的相位差值，但是本发明不限于此，并且可以使用针对各个线而不同的固定值。
[0108]第三实施例[0109]图8是显示根据第三实施例的信号延迟电路的配置的图。
[0110]信号延迟电路357包括多相位时钟生成电路53、多路复用器58、59和选择器56、57。
[0111]多路复用器59在数据输入端子接收多相位延迟时钟CLKl至CLKn，并且在控制端子处接收由伪随机数生成器342生成的随机数RND的第O位至第(m-Ι)位。随机数RND的第i为表示为RNDi Ci=Oto m)。RNDO是随机数RND的LSB (最低有效位)，而RNDm是随机数RND的MSB (最高有效位)。
[0112]在包括第O位至第(m-Ι)位的值是i的情形下，多路复用器59从多相位延迟时钟CLKl至CLKn中选择并且输出时钟CLKi+Ι。例如，在随机数RND的第O位至第(m_l)位是(0000...0b)的情形下，多路复用器59选择时钟CLK1，而在随机数RND的第O位至第(m_l)位是(0000...1b)的情形下，多路复用器59选择时钟CLK2。
[0113]选择器56在数据输入端子处接收多路复用器59的输出和最小延迟时钟CLKl，并且在控制端子处接收随机数RND的第m位RNDm。
[0114]如果RNDm是“O”，则选择器56选择最小延迟时钟CLKl，如果RNDm是“1”，则选择多路复用器59的输出，并且向斜坡生成器320输出所选择的时钟作为时钟CLK_R。
[0115]多路复用器58在数据输入端子处接收多相位延迟时钟CLKl至CLKn，并且在控制端子接收由伪随机数生成器342生成的随机数RND的第O位至第(m-Ι)位。
[0116]在包括随机数RND的第O位至第(m-Ι)位的值是i的情形下，多路复用器58从多相位延迟时钟CLKl至CLKn选择并且输出时钟CLKi+Ι。例如，如果随机数RND的第O位至第(m-Ι)位是(0000...0b)则多路复用器58选择时钟CLKl而如果随机数RND的第O位至第(m-Ι)位是(0000...1b)则选择时钟CLK2。
[0117]选择器57在数据输入端子处接收多路复用器58的输出和最小延迟时钟CLK1，并且在控制端子处接收随机数RND的第m位RNDm的相反值。
[0118]如果RNDm的相反值是“0”，则选择器57选择最小延迟时钟CLK1，如果RNDm的相反值是“1”，则选择多路复用器58的输出，并且向计数器330输出所选择的时钟作为时钟CLK_C0
[0119]因此，与第二实施例一样，该实施例也可以防止竖直线噪声的出现。
[0120]第四实施例
[0121]图9是示出根据第四实施例的信号处理电路的配置的图。
[0122]该信号处理电路301在时序调整电路方面与图3中的信号处理电路300不同。
[0123]时序调整电路348使参考时钟CLK作为时钟CLK_C通过。时序调整电路348通过以随机方式将参考时钟CLK延迟Λ T来生成时钟CLK_R。AT的最大值是(1-1/4) XT。T是参考时钟CLK的周期。
[0124]在信号处理电路301中包括的时序调整电路348包括与第二实施例不同的信号延迟电路358。
[0125]此外，时序调整电路348向计数器330输出作为时钟CLK_C的时钟CLK。
[0126]图10是示出根据第四实施例的信号延迟电路的配置的图。信号延迟电路358包括多相位时钟生成电路53和多路复用器151。
[0127]多相位时钟生成电路53由级联单元延迟门Dl至Dn配置而成。多相位时钟生成电路53接收时钟CLK并且输出具有单元延迟门的各个延迟时间的相位差值的多个延迟时钟 CLKl 至 CLKn。
[0128]多路复用器151从多相位时钟生成电路53接收延迟时钟CLKl至CLKn，并且根据随机数RND的值选择一个延迟时钟，并且将其作为时钟CLK_R输出至斜坡生成器。
[0129]例如，如果最大延迟量是“7”，则随机数RND包括3位，并且随机数RND的值的范围是从O至7。多路复用器151选择并且输出时钟CLKl至CLK8中的任一个时钟。
[0130]在最大延迟时钟CLK8和时钟CLK (=时钟CLK_C)之间的时间差值位于斜坡生成器320的输出Rmp的、与ADC310的输出的(1_1/4) XLSB对应的改变时间内。这实现了包括ADC310的少于(1/4) XLSB的固有噪声在内的、总计小于ILSB的噪声。由于与ILSB对应的时间是参考时钟CLK的周期T，因此在最大延迟时钟CLK8和时钟CLK (时钟CLK_C)之间的相位差值位于(1-1/4) XT内。
[0131]因此，与第二实施例一样，该实施例也可以防止竖直线噪声的出现。
[0132]第五实施例
[0133]图11是示出根据第五实施例的信号处理电路的配置的图。
[0134]该信号处理电路302与图3中的信号处理电路300的不同之处在于时序调整电路。
[0135]时序调整电路349使作为时钟CLK_R的参考时钟CLK通过。时序调整电路349通过以随机方式将参考时钟CLK延迟AT来生成时钟CLK_C。AT的最大值是(1-1/4) XT。T是参考时钟CLK的周期。
[0136]在信号处理电路302中包括的时序调整电路349包括与第二实施例的信号延迟电路不同的信号延迟电路359。
[0137]此外，时序调整电路349将作为时钟CLK_R的时钟CLK输出给斜坡生成器320。
[0138]图12是示出根据第五实施例的信号延迟电路的配置的图。信号延迟电路359包括多相位时钟生成电路53和多路复用器151。
[0139]多相位时钟生成电路53通过级联单元延迟门Dl至Dn配置而成。多相位时钟生成电路53接收时钟CLK，并且输出具有单位延迟门的各个延迟时间的相位差值的多个延迟时钟 CLKl 至 CLKn。.[0140]多路复用器151从多相位时钟生成电路53接收延迟时钟CLKl至CLKn，并且根据随机数RND的值选择一个延迟时钟，并且将其作为时钟CLK_C输出给计数器30。
[0141]例如，如果最大延迟量是“7”，则随机数RND包括3位，并且随机数RND的值的范围从O至7。多路复用器151选择并且输出时钟CLKl至CLK8的任一个。
[0142]在最大延迟时钟CLK8和时钟CLK (=时钟CLK_R)之间的时间差值位于斜坡生成器320的输出Rmp的、与ADC310的输出的(1_1/4) XLSB对应的改变时间之内。这实现了包括ADC310的少于(1/4) XLSB的固有噪声在内的、总计小于ILSB的噪声。由于与ILSB对应的时间是参考时钟CLK的周期T，因此在最大延迟时钟CLK8和时钟CLK (时钟CLK_R)之间的相位差值位于(1-1/4) XT内。
[0143]因此，与第二实施例一样，该实施例也可以防止竖直线噪声的出现。
[0144]虽然已基于示出的实施例具体描述本发明人在上文做出的发明，但是本发明不限于此。无需赘言，可以在不偏离本发明的精神和范围的情形下对其做出各种改变和修改。
【权利要求】
1.一种固态图像感测设备，包括: 图像传感器，其中用于将入射光光电转换成模拟像素信号的多个单元像素被布置成矩阵； 斜坡生成器，用于根据具有周期T的第一时钟生成并且输出斜坡信号； 计数器，用于根据第二时钟更新计数值，所述第二时钟具有与所述第一时钟的所述周期相等或为其整数倍的周期，并且所述第二时钟具有与所述第一时钟的相位不同的相位； 多个比较器，每个比较器将来自所述图像传感器中对应列的模拟像素信号和来自所述斜坡生成器的斜坡信号进行比较； 多个计数锁存器，每个锁存器在所述像素信号与所述斜坡信号在对应比较器处匹配的时序处锁存输出自所述计数器的计数值，并且将其作为所述像素信号的数字值输出；以及 时序调整电路，用于生成所述第一时钟和所述第二时钟，从而在所述第一时钟和所述第二时钟之间的相位差值位于预定范围内并且根据所述图像传感器中的线而不同。
2.根据权利要求1所述的固态图像感测设备，其中如果所述数字值的误差范围是所述数字值的ILSB (最低有效位)的Ι/a，则所述预定范围是(1-1/a) XT。
3.根据权利要求2所述的固态图像感测设备，其中所述时序调整电路生成所述第一时钟和所述第二时钟，从而针对所述图像传感器的各个线，在所述第一时钟和所述第二时钟之间的所述相位差值变为所述预定范围内的随机值。
4.根据权利要求3所述的固态图像感测设备，其中所述时序调整电路使作为所述第一时钟的参考时钟通过，并且通过以随机方式将所述参考时钟延迟Λ T来生成所述第二时钟，并且AT的最大值是(1-1/a) XT。
5.根据权利要求3所述的固态图像感测设备，其中所述时序调整电路生成作为所述第二时钟的参考时钟，并且通过以随机方式将所述参考时钟延迟Λ T来生成所述第一时钟，并且Λ T的最大值是(1-1/a) XT。
6.根据权利要求3所述的固态图像感测设备，其中所述时序调整电路通过以随机方式将参考时钟延迟Λ Tl来生成所述第一时钟，并且通过以随机方式将参考时钟延迟ΛΤ2来生成所述第二时钟，并且在ΛΤ2和Λ Tl之间的最大差值是(l_l/a)XT。
7.根据权利要求6所述的固态图像感测设备，其中所述时序调整电路生成所述第一时钟和所述第二时钟，从而(ΛΤ1+ΛΤ2)/2=(ΜΑΧ+ΜΙΝ)/2，其中MIN表示ΛΤ1和ΛΤ2的最小值，并且MAX表示Λ Tl和Λ Τ2的最大值。
【文档编号】H04N5/3745GK103795941SQ201310522572
【公开日】2014年5月14日 申请日期:2013年10月29日 优先权日:2012年10月30日
【发明者】志田光司, 大仓俊介, 清水大数 申请人:瑞萨电子株式会社