像素单元读出装置及方法、像素阵列读出装置及方法与流程

本发明涉及一种半导体技术领域，特别是涉及一种像素单元读出装置及方法和像素单元读出装置及方法。

背景技术：
图像传感器能够捕捉图像信号，并将其转换为电信号，在终端设备上进行显示。目前图像传感器芯片已经在消费类电子、军工、医疗成像和航空航天等领域得到了广泛的应用。传统的图像传感器分为电荷耦合器件（Charge-CoupledDevice，CCD）和互补金属氧化物半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）两大类型。其中CMOS图像传感器能与现有的超大规模集成电路工艺相兼容，且功耗低，集成度高，易于功能扩展，因此成为一种比较主流的技术。公开号为CN101707202A的中国专利披露了一种半浮栅晶体管（Semi-Floating-GateTransistor，SFGT），它是一种新型的半导体器件，能够用作感光元件，基本结构如图1所示。所述半浮栅晶体管包括：形成在两浅沟槽隔离STI501之间的半导体衬底500中的漏区514、源区511、位于漏区514和源区511中间的沟道512、源区514一侧的浅沟槽隔离STI501与沟道512之间的的阱区503，以及位于阱区503中的反掺杂区502。所述阱区503的掺杂类型与漏区514相同，所述反掺杂区502的掺杂类型与阱区503相反。所述沟道512和所述阱区503、反掺杂区502靠近所述沟道512一侧的上方形成有第一层绝缘膜506，所述第一层绝缘膜506上形成有半浮栅区505。其中半浮栅区505的掺杂类型与漏区514相反，且通过第一层绝缘膜506中的窗口504与所述反掺杂区502相接触。所述半浮栅区505上还覆盖有第二层绝缘膜509，所述第二层绝缘膜509上形成有控制栅极507。其中，所述阱区503和反掺杂区502构成感光二极管，能够在反偏时接受光照，产生光生电流，对半浮栅区505进行充电，改变半浮栅区505的电势，导致晶体管的阈值电压变化。半浮栅晶体管用作感光元件时，首先对反掺杂区502和半半浮栅区505组成的光电二极管施加正偏电压，进行复位操作，清空半半浮栅区505上的电荷；随后对光电二极管施加反偏电压，使其进入曝光状态，光生电荷被收集到半半浮栅区505，其电压升高，因此整个半浮栅晶体管器件的阈值电压Vth下降，光照强度越大，半浮栅区电压上升越多，阈值电压Vth下降的程度也越大；在读出阶段，对控制栅电极507和漏端电极513分别施加一定的正电压，则会有电流经漏极514流向源极511。通过读取源电极510的电流值的大小，反映出光照的强弱，从而达到感光的功能。如图2所示为图1所示的半浮栅晶体管作为感光器件的等效电路。如图2中所示，半浮栅晶体管作为感光器件由一个包含了半浮栅区403的MOSFET402和一个感光二极管404所组成。如图3所示为传统的基于CMOS器件的像素单元的结构示意图。与传统的基于CMOS器件的像素单元（3个晶体管加一个感光二极管）相比，基于半浮栅晶体管元件的像素单元仅需要一个晶体管就可以完成复位、曝光和读出的操作，因此大大提高了像素的填充因子（感光区域面积与像素总面积之比），增加了图像传感器的灵敏度和分辨率。另外，基于半浮栅晶体管元件的像素阵列PIXELARRAY如图4所示，包括若干行若干列，图中仅示出第j列，第j+列，第i行和第i+1行，其它列或者行按图示规律排列。其中，每一列像素或者每一行像素至少包括一个像素单元PIXEL，每个像素单元PIXEL由一个半浮栅晶体管元件组成，同一行的所有像素单元PIXEL中的半浮栅晶体管的控制栅相连，并接入栅极电压VG，同一行的所有漏极相连，并接入漏极电压VD，所述控制栅电压VG和漏极电压VD作为像素阵列PIXELARRAY的输入电压信号；同一列的所有像素单元PIXEL中的半浮栅晶体管的源极全都互相连结，作为像素阵列PIXELARRAY的输出电流信号。图4中半浮栅晶体管像素单元的读取电流表达式（以第i行，第j列的像素单元为例）为：I(j)＝K[VG(i)-VS(j)-Vth(i,j)]2，其中，K为常数，VG(i)为第i行像素单元中半浮栅晶体管的控制栅电压VG，VS(j)为第j列输出节点电压，Vth(i,j)为该像素单元半浮栅晶体管的阈值电压。由上式可知，首先，每一列的输出节点电压VS(j)都会对读出电流I(j)产生影响，因此无法正确反映出像素的感光强度，使得信号读取的精度下降；其次，在目前的集成电路工艺中，各晶体管之间普遍存在阈值电压非均一性现象，即每个像素单元中半浮栅晶体管的Vth都有所不同，其偏差可达20%至30%，且Vth(i,j)这一项出现在上述读出电流表达式的平方项中，因此阈值电压非均一性对于读出电流也会产生十分显著的影响，这种现象称为固定模式噪声（FPN），即使各个像素处于相同光照强度下，读出电流也会表现出极大的差异，从而影响了成像的质量。综上所述，目前，如图4所示的基于半浮栅晶体管做感光元件的像素阵列PIXELARRAY的成像精度和成像效果不够好，需要发展相关技术提高用半浮栅晶体管做感光元件的像素阵列PIXELARRAY的成像质量。

技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一像素单元读出装置及方法和像素阵列读出装置及方法，用于解决现有技术中基于半浮栅晶体管做感光元件的像素阵列的成像质量需要提高的问题。为实现上述目的及其他相关目的，本发明提供一像素单元读出装置，所述像素单元包括一半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管，所述半浮栅晶体管的源极为所述像素单元的输出端；所述像素单元装置至少包括：控制单元、I-V转换单元和相关双采样单元；所述I-V转换单元的输入输出端连接所述半浮栅晶体管的源极和所述相关双采样单元的输入端；所述控制单元适于依次提供不同的信号给所述半浮栅晶体管的漏极和控制极，使所述半浮栅晶体管依次进入复位状态、第一读取状态、曝光状态和第二读取状态；且所述控制单元控制所述相关双采样单元分别在所述读取状态和第二读取状态时进行信号采样；所述相关双采样单元还适于输出两次采样的差值。优选的，所述I-V转换单元为第一MOS晶体管，所述第一MOS晶体管的第一极与栅极相连，作为所述I-V转换单元的输入输出端，所述第一MOS晶体管的第二极接地。优选的，所述半浮栅晶体管的源极和所述I-V转换单元之间还连接有选通单元，所述选通单元适于选择相应的像素单元进行读出。优选的，所述像素单元读出装置还包括模数转换单元，所述模数转化单元的输入端与所述相关双采样单元的输出端相连。优选的，所述模数转化单元的输入端与所述相关双采样单元的输出端之间还连接有放大单元。另外，本发明的技术方案还提供了一像素单元读出方法，所述像素单元包括一半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管，所述半浮栅晶体管的源极为所述像素单元的输出端；所述像素单元方法至少包括：对所述半浮栅晶体管的漏极和控制栅施加复位信号，使所述光电二极管正偏；对进行复位后的半浮栅晶体管的漏极和半浮栅施加第一读取信号，使所述半浮栅晶体管的源极流出第一电流信号，并将所述第一电流信号转化为第一电压信号；对所述半浮栅晶体管的漏极和控制栅施加曝光信号，使所述光电二极管反偏，进入曝光状态；对曝光后的半浮栅晶体管的漏极和控制栅施加第二读取信号，使所述半浮栅晶体管的源极流出第二电流信号，并将所述第二电流信号转化为第二电压信号；分别采样所述第一电压信号和第二电压信号，并将所述第一电压信号和第二电压信号相减，得到图像信号。相应的，本发明的技术方案还提供了一像素阵列读出装置，所述像素阵列包括至少一列像素单元，每一列像素单元中包括至少一半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管，每一列像素单元中的所述半浮栅晶体管的源极互相连接并作为每一列像素单元的输出端；所述像素阵列读出装置至少包括：控制单元、I-V转换单元和相关双采样单元；其中：所述I-V转换单元的输入输出端连接所述像素单元的输出端和所述相关双采样单元的输入端；所述控制单元适于选中某一行、某一列像素单元中的半浮栅晶体管，并依次提供不同的信号给选中的所述半浮栅晶体管的漏极和控制栅，使所述选中的半浮栅晶体管依次进入复位状态、第一读取状态、曝光状态和第二读取状态；且所述控制单元控制所述相关双采样单元分别在所述第一读取状态和第二读取状态时对进行信号采样；所述相关双采样单元适于进行两次采样，并输出两次采样的差值。优选的，所述I-V转换单元为第一MOS晶体管，所述第一MOS晶体管的第一极与栅极相连，作为所述I-V转换单元的输入输出端，所述第一MOS晶体管的第二极接地。优选的，所述每一列像素单元的输出端和所述I-V转换单元之间均分别连接有选通单元，所述选通单元适于选择相应列的像素单元进行读出。优选的，所述像素单元读出装置还包括模数转换单元，所述模数转化单元的输入端与所述相关双采样单元的输出端相连。优选的，所述模数转化单元的输入端与所述相关双采样单元的输出端之间还连接有放大单元。相应的，本发明的技术方案也提供了一像素阵列读出方法，所述像素阵列包括至少一列像素单元，每一列像素单元中包括至少一半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管，每一列像素单元中的所述半浮栅晶体管的源极互相连接并作为每一列像素单元的输出端；所述像素阵列读出方法至少包括：选中所述像素阵列其中某一行像素单元，首先对其中某一列的像素单元进行读出；对选中的所述像素单元的半浮栅晶体管的漏极和控制栅施加复位信号，使所述光电二极管正偏；对进行复位后的半浮栅晶体管的漏极和控制栅施加第一读取信号，使所述半浮栅晶体管的源极流出第一电流信号，并将所述第一电流信号转化为第一电压信号；对选中的所述半浮栅晶体管的漏极和控制栅施加曝光信号，使所述光电二极管反偏，进入曝光状态；对曝光后的半浮栅晶体管的漏极和控制栅施加第二读取信号，使所述半浮栅晶体管的源极流出第二电流信号，并将所述第二电流信号转化为第二电压信号；分别采样所述第一电压信号和第二电压信号，并将所述第一电压信号和第二电压信号相减，得到所述像素单元的图像信号；进行该行下一列像素单元的信号读出。如上所述，本发明的像素单元读出装置及方法、像素阵列读出装置及方法，具有以下有益效果：本发明基于所述像素单元读出装置和像素阵列读出装置的所述像素单元读出方法和像素阵列读出方法中，最终得到的像素单元的阈值电压信号为两次采样的差值，可以消除传统读出技术中存在的固定模式噪声以及输出节点电压浮动对于读出信号的影响，从而提高信号读出的精度，改善图像质量。附图说明图1显示为现有技术中半浮栅晶体管的结构示意图。图2显示为现有技术中半浮栅晶体管作为感光器件的等效电路示意图。图3显示为现有技术中基于CMOS器件的像素结构示意图。图4显示为现有技术中提供的基于半浮栅晶体管的像素阵列的结构示意图。图5显示为本发明实施例一中提供的像素单元读出装置的结构示意图。图6显示为本发明实施例一中提供的像素单元读出方法的示意图。图7显示为本发明实施例二中提供的像素阵列读出装置的结构示意图。图8显示为本发明实施例二中提供的像素阵列读出方法的示意图。元件标号说明100像素单元200选通单元300I-V转换单元400相关双采样单元500放大单元600模数转化单元Mj第二MOS晶体管Mc第一MOS晶体管VD漏极电压VG控制栅电压S00～S80步骤具体实施方式发明人发现，如图4所示的像素阵列的输出信号为电流，这样会对成像质量有影响，主要表现在两个方面：首先，电流信号作为像素单元PIXEL的输出信号，相比电压信号来说更难处理。因为若通过将电流信号转化为电压信号进行量化的方式读出，电流转化为电压的过程会增加电路的面积和功耗，且会在信号中额外引入了噪声，影响读出的精准；而若直接通过电流模式的模数转换器（ADC）进行量化，则对ADC的精度要求很高，且电流模式的ADC功耗非常大，而且电流输出节点的电压变化也会反过来影响到电流本身的大小，从而恶化了精度。其次，电流信号输出中包含了很大的固定模式噪声（FPN）的成分。由于集成电路工艺的难以做到完全均匀，各晶体管之间普遍存在阈值电压非均一性现象，即每个像素单元PIXEL中半浮栅晶体管的阈值电压Vth都有所不同。据试验测试，不同像素单元PIXEL中半浮栅晶体管的Vth的偏差可达20%至30%。而如图4中像素阵列的读取电流表达式（取第i行，第j列的像素）为：I(j)＝K[VG(i)-VS(j)-Vth(i,j)]2（1）其中K为常数，VG（i）为该行的控制栅极电压，VS（j）为该列输出节点电压，Vth（i，j）为该像素的阈值电压。则在（1)式中，第i行第j列的像素单元PIXEL中的半浮栅晶体管的阈值电压Vth（i，j）与第j列的像素单元PIXEL的读取电流I（j）的关系会被平方，因此各个晶体管的阈值电压Vth非均一性对于读出电流会产生十分显著的影响，即即使各个像素单元PIXEL处于相同光照强度下，各个像素读出电流也会呈现出极大的差异，从而影响了成像的质量，这种现象称为固定模式噪声（FPN）。针对这样的问题及其原因，本发明的技术方案提供了一像素单元读出装置及方法和像素阵列读出装置及方法。以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图5至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一本实施例提供一像素单元读出装置及其像素单元读出方法，具体如图5至图6所示。如图5所示为本实施例提供的像素单元读出装置的示意图。其中，所述像素单元100包括一半浮栅晶体管，所述半浮栅晶体管的漏极和控制栅之间包括一光电二极管，所述半浮栅晶体管的源极输出电流I。具体的，所述像素单元读出装置包括控制单元（未图示）、选通单元200、I-V转换单元300、相关双采样单元（CDS）400、放大单元（PGA）500和模数转化单元（ADC）600。其中，所述控制单元提供信号给所述像素单元100，所述像素单元100中的半浮栅晶体管的源极连接所述选通单元200的一端，所述选通单元200的另一端连接所述I-V转换单元300的输入输出端，所述I-V转换单元300的输入输出端还连接所述相关双采样单元400的输入端，所述相关双采样单元400的输出端连接所述放大单元500的输入端，而放大单元500的输出端则连接模数转化单元600的输入端。具体的，所述控制单元适于依次提供不同的漏极电压VD和控制栅电压VG给所述半浮栅晶体管的漏极和控制栅，使所述半浮栅晶体管依次进入复位状态、第一读取状态、曝光状态和第二读取状态；且所述控制单元控制所述选通单元200导通或者关断，以及控制所述相关双采样单元400分别在所述第一读取状态和第二读取状态时进行信号采样。所述选通单元200适于使所述半浮栅晶体管的源极与所述I-V转换单元300之间导通或者关断。在本实施例中，所述选通单元200为第二MOS晶体管Mj。所述第二MOS晶体管Mj可以为NMOS晶体管，也可以为PMOS晶体管，其仅作为开关单元使用，源漏极的连接并不受特殊的约定或限制。作为可选实施例，第二MOS晶体管Mj为NMOS晶体管，其漏极为所述选通单元200的一端，与所述半浮栅晶体管的源极连接；第二MOS晶体管Mj的源极为所述选通单元200的另一端，与所述I-V转换单元300的输入输出端连接。所述第二MOS晶体管Mj的栅极连接选通信号col，由选通信号col控制第二MOS晶体管Mj的导通或关断，可选的，选通信号col由控制单元提供。在本实施例中，所述I-V转换单元300为第一MOS晶体管Mc，所述第一MOS晶体管Mc的第一极与栅极相连，并作为所述I-V转换单元300的输入输出端，以提供输出电压Vs，并与所述相关双采样单元400的输入端连接；所述第一MOS晶体管Mc的第二极接地。其中，输出电压Vs为像素单元的半浮栅晶体管源极输出的电流信号I转换为的相应电压信号Vs。优选的，第一MOS晶体管Mc为NMOS晶体管，第一极为漏极，第二极为源极。在其它实施例中，所述I-V转换单元300也可以为PMOS晶体管，所述I-V转换单元300的输入输出端也可以分别为与栅极相连的漏极或源极中的任意一极。所述相关双采样单元400为CDS（CorrelatedDoubleSampling，相关双采样）电路芯片，是图像传感器芯片中常用的电流模块，可以对不同时刻输入的信号进行两次采样，最后输出两次采样信号的差值ΔVs。所述放大单元500为PGA（PmgrammableGainAmplifier，可编程增益放大器）电路芯片，适于将所述相关双采样单元400输出的两次采样信号的差值ΔVs进行放大，并输出差值ΔVs的放大值A·ΔVs。所述数模转化单元600为ADC模块或者芯片，适于将所述放大单元500输出的放大值A·ΔVs转化为数字信号并输出Dout。如图6所示为本实施例提供的像素单元读出方法的示意图。以下结合图5和图6，对本实施例中的像素单元读出方法进行详细介绍。具体的，包括：首先，执行步骤S10：对所述半浮栅晶体管的漏极和控制栅施加复位信号，使所述光电二极管正偏。本步骤中，所述控制单元提供给所述半浮栅晶体管的控制栅电压VG为第一高电平，漏极电压VD为第一低电平，使所述光电二极管正偏，所述半浮栅晶体管进入复位状态，所述半浮栅晶体管的半浮栅上的电荷被清空，此时的半浮栅晶体管的阈值电压最大。接下来，执行步骤S20：对进行复位后的半浮栅晶体管的漏极和控制栅施加第一读取信号，使所述半浮栅晶体管的源极流出第一电流信号，并将所述第一电流信号转化为第一电压信号。本步骤中，所述控制单元提供给所述半浮栅晶体管的控制栅电压VG为第二高电平，漏极电压VD为第三高电平，所述半浮栅晶体管进入第一读取状态，此时有电流经所述半浮栅晶体管的漏极流向所述半浮栅晶体管的源极，所述半浮栅晶体管的源极输出第一电流信号I。本实施例中，还包括所述控制单元提供选通信号col给所述选通单元300，使得第二MOS晶体管Mj导通，所述第一电流信号I流出。所述第一电流信号I为复位读出电流，大小用I(rst)表示，根据晶体管电流表达式，即有所述半浮栅晶体管的复位读出电流I(rst)为：I(rst)＝K[VG-VS(rst)-Vth]2(2)其中（2）式中，所述K为常数，VG被读出半浮栅晶体管的控制栅电压、VS(rst)为被读出半浮栅晶体管复位时的源极电压，Vth为被读出半浮栅晶体管复位时的半浮栅晶体管阈值电压；另外，本步骤还包括执行步骤S21：将所述第一电流信号I(rst)转化为第一电压信号Vs(rst)。本实施例中，所述将所述第一电流信号I(rst)转化为第一电压信号Vs(rst)的步骤由所述第一NMOS晶体管Mc完成。根据晶体管电流表达式，应有：I(rst)＝K(MC)[VS(rst)-Vth(MC)]2（3）其中K(Mc)为常数，VS为第一MOS晶体管Mc的第二极和栅极之间的电压，即转换后的为第一电压信号Vs(rst)，也为被读出半浮栅晶体管复位时的源极电压Vs(rst)，Vth(Mc)是第一MOS晶体管Mc的阈值电压。由（2）式及（3）式可得，像素复位后读出电压Vs(rst)可以表达为：VS(rst)＝αVG+βVth(MC)+γVth（4）其中，α、β、γ分别都是常数。另外步骤S20还包括步骤S22：采样所述第一电压信号Vs(rst)。所述采样第一电压信号Vs(rst)由所述相关双采样单元400进行。接下来执行步骤S30：对所述半浮栅晶体管的漏极和控制栅施加曝光信号，使所述光电二极管反偏，进入曝光状态。所述控制单元提供给所述半浮栅晶体管的控制栅电压VG为第二低电平，漏极电压VD为第四高电平，使所述光电二极管反偏，所述半浮栅晶体管进入曝光状态，所述半浮栅晶体管的半浮栅上不断积累电荷，所述半浮栅晶体管的阈值电压不断降低。且光越强，所述半浮栅晶体管的半浮栅上电荷积累越多，所述半浮栅晶体管的阈值电压下降越多。所述半浮栅晶体管的阈值电压下降的值记为ΔVth，它直接反应了光的强弱。接下来，执行步骤S40：对曝光后的半浮栅晶体管的漏极和控制栅施加第二读取信号，使所述半浮栅晶体管的源极流出第二电流信号I(sig)，并将所述第二电流信号I(sig)转化为第二电压信号Vs(sig)。本步骤中，所述控制单元提供给所述半浮栅晶体管的控制栅电压VG为第二高电平，漏极电压VD为第三高电平，所述半浮栅晶体管进入第二读取状态，对曝光后的半浮栅晶体管进行读取。此时有电流经所述半浮栅晶体管的漏极流向所述半浮栅晶体管的源极，所述半浮栅晶体管的源极输出第二电流信号I(sig)。所述第二电流信号I(sig)为曝光后读出电流，大小用I(sig)表示，根据晶体管电流表达式，该像素曝光后的读出电流I(sig)为：I(sig)＝K[VG-VS-Vth-ΔVth]2(6)其中ΔVth为该像素曝光后阈值电压的变化量，光照越强，则ΔVth的值越大；类似步骤S20，本步骤还包括执行步骤S41：将所述第二电流信号I(sig)转化为第二电压信号Vs(sig)。根据(4)式中的推导结果，读出第二电压信号Vs(sig)可以表达为：VS(sig)＝αVG+βVth(MC)+γ[Vth+ΔVth](7)另外本步骤S40还包括步骤S42：采样所述第二电压信号Vs(sig)。所述采样第二电压信号Vs(sig)由所述相关双采样单元400进行。接下来，执行步骤S50：将所述第一电压信号Vs(rst)和第二电压信号Vs(sig)相减，得到所述半浮栅晶体管的图像信号ΔVS，即：ΔVS＝VS(rst)-VS(sig)(8)接下来，执行步骤S60：将所述图像信号ΔVS放大。放大单元500对相关双采样单元400输出的图像信号ΔVS进行放大，使其信号幅度达到数模转换单元600足以量化的范围内。放大单元500的放倍数为A，即输出信号为A·ΔVS。接下来，执行步骤S70：将所述图像信号的放大值转化为数字信号。数模转化单元600对放大单元500放大的图像信号输出进行量化，成为数字信号Dout，表达为：Dout＝Q[A·ΔVS]（9）其中，Q[X]表示对模拟信号X进行量化。将(4)式和(7)式带入(9)式，可得输出信号Dout可以表达为：Dout＝Q[Aγ·ΔVth]（10）至此完成了所述被选中的像素单元的输出，则所述控制单元提供信号使所述选通单元200号Col变为低电平，第二MOS晶体管Mj截止。作为优选实施方案，第一高电平为1V～4V，第二高电平为1V～2V，第三高电平为1V～5V，第四高电平为3V～5V，第一低电平为-1V～1V，第二低电平为-1V～1V。作为最佳实施方案，本实施例像素单元信号读出过程中，控制单元对半浮栅晶体管的漏极和控制栅施加的电压信号具体为：第一高电平为2V，第二高电平为1.5V，第三高电平为2V，第四高电平为4V，第一低电平为0V，第二低电平为0V。本实施例提供的像素单元读出方法所输出的信号仅与曝光后半浮栅晶体管的阈值电压变化量ΔVth有关，而ΔVth则直接反映了曝光时光照的强弱。对比如（1）式所示的传统技术中所述半浮栅晶体管的读出电流，（10）式所示的本实施例所提出的像素单元读出方法中的输出信号为两次采样的差值，与被读出像素单元中的半浮栅晶体管阈值电压Vth无关，因此消除了阈值电压漂移所造成的固定模式噪声，提高了成像的质量。同时，（10）式所示的输出信号与半浮栅晶体管的源极输出节点VS的电压也无关，因此VS的变化也不会对实际输出电流造成影响，从而提高了像素单元信号读出的精度。实施例二本实施例提供一种像素阵列读出装置及其像素阵列读出方法，具体如图7至图8所示。如图7所示为本实施例提供的像素阵列读出装置的示意图。其中，所述像素阵列PIXELARRAY至少包括两行两列像素单元PIXEL（本实施例以第i行、第i+1行、第j列和第j+1列为例）。其中，每个像素单元100与实施例一类似，包括一半浮栅晶体管，所述半浮栅晶体管的漏极和半浮栅之间包括一光电二极管；每行的像素单元100中半浮栅晶体管的漏极互相连接，并连接至相应行的漏极信号输入；每行的像素单元100中半浮栅晶体管的控制栅互相连接，并连接至相应行的控制栅信号输入；每列像素单元100中半浮栅晶体管的源极互相连接并作为每一列像素单元100的输出端，输出每一列像素单元100的电流I（j）、I（j+1）。所述像素阵列读出装置包括控制单元（未图示）、选通单元200、I-V转换单元300、相关双采样单元（CDS）400、放大单元（PGA）500和模数转化单元（ADC）600。其中，所述像素单元100中的每一列像素单元的输出端连接所述选通单元200的一端，所述选通单元200与每一列像素单元一一对应，所述选通单元200的另一端互相连接，并连接所述I-V转换单元300的输入输出端，所述I-V转换单元300的输入输出端连接所述相关双采样单元400的输入端，所述相关双采样单元400的输出端连接所述放大单元500的输入端，所述放大单元500的输出端连接所述模数转化单元600的输入端。所述选通单元200适于使所述半浮栅晶体管的源极与所述I-V转换单元300之间导通或者关断。在本实施例中，所述选通单元200为第二MOS晶体管Mj。所述第二MOS晶体管Mj可以为NMOS晶体管，也可以为PMOS晶体管，其仅作为开关单元使用，源漏极的连接并不受特殊的约定或限制。作为可选实施例，第二MOS晶体管Mj为PMOS晶体管，其源极为所述选通单元200的一端，与所述半浮栅晶体管的源极连接；所述第二MOS晶体管Mj的漏极为所述选通单元200的另一端，每一列的所述选通单元200的漏极互相连接，并与所述I-V转换单元300的输入输出端连接。所述第二MOS晶体管Mj的栅极连接相应列的选通信号col（col（j）、col（j+1）……），由选通信号col控制第二MOS晶体管Mj的导通或关断，可选的，选通信号col由控制单元提供。在其它实施方式中，所述I-V转换单元300、相关双采样单元400、放大单元500和模数转化单元600也可以分别与每一列像素单元100一一对应。具体的，所述控制单元适于选中某一行、某一列的像素单元100，并依次提供不同的信号给选中的像素单元100中所述半浮栅晶体管的漏极和控制栅，所述控制单元适于依次提供不同的信号给所述半浮栅晶体管的漏极和控制栅，使所述半浮栅晶体管依次进入复位状态、第一读取状态、曝光状态和第二读取状态；且所述控制单元控制所述相关双采样单元400分别在所述第一读取状态和第二读取状态时对所述I-V转换单元300进行信号采样。另外，所述I-V转换单元300、相关双采样单元400、放大单元500和模数转化单元600的实施情况与实施例一类似。如图8所示为本实施例提供的像素阵列PIXELARRAY读出方法的示意图。以下结合图7和图8，对本实施例中的像素阵列PIXELARRAY读出方法进行详细介绍。本实施例中首先以如图7中所示的像素阵列PIXELARRAY中第i行、第j列像素单元100为例进行介绍，具体的，包括：首先，执行步骤S00：在所述像素阵列PIXELARRAY选中第i行，首先对第i行、第j列的像素单元100进行信号读取；接下来，执行步骤S10：对选中的像素单元100中的半浮栅晶体管的漏极和控制栅施加复位信号，使所述光电二极管正偏；接下来，执行步骤S20：对进行复位后的半浮栅晶体管的漏极和控制栅施加第一读取信号，使所述半浮栅晶体管的源极流出第一电流信号I(rst)，并将所述第一电流信号I(rst)转化为第一电压信号V(rst)；另外，本步骤还包括执行步骤S21：将所述第一电流信号I(rst)转化为第一电压信号V(rst)。以及步骤S22：采样所述第一电压信号V(rst)。所述采样第一电压信号V(rst)由所述相关双采样单元400进行。接下来，执行步骤S30：对选中的所述半浮栅晶体管的漏极和控制栅施加曝光信号，使所述光电二极管反偏，进入曝光状态；接下来，执行步骤S40：对曝光后的半浮栅晶体管的漏极和控制栅施加第二读取信号，使所述半浮栅晶体管的源极流出第二电流信号I(sig)，并将所述第二电流信号I(sig)转化为第二电压信号Vs(sig)。本步骤还包括执行步骤S41：将所述第二电流信号I(sig)转化为第二电压信号V(sig)。以及步骤S42：采样所述第二电压信号V(sig)。所述采样第二电压信号V(sig)由所述相关双采样单元400进行。接下来，执行步骤S50：分别采样所述第一电压信号V(rst)和第二电压信号V(sig)，并将所述第一电压信号V(rst)和第二电压信号V(sig)相减，得到所选像素单元的图像信号ΔVS。接下来，执行步骤S60：将所述图像信号ΔVS放大。该步骤中，放大单元500对相关双采样单元400输出的图像信号ΔVS进行放大，使其信号幅度达到数模转换单元600足以量化的范围内。放大单元500的放倍数为A，即输出信号为A·ΔVS。接下来，执行步骤S70：将所述图像信号的放大值转化为数字信号。数模转化单元600对放大单元500放大的图像信号输出进行量化，成为数字信号Dout。至此完成了所述被选中第（i）行的像素单元100中第（j）列的像素单元100的输出，则所述控制单元提供信号使所述选通单元200号Col（j）变为低电平，第二MOS晶体管Mj（j）截止。接下来，执行步骤S80：读取第j+1列像素单元，即所述控制单元提供信号使所述选通单元200号Col（j+1）变为高电平，第二MOS晶体管Mj（j+1）导通，然后对第j+1列的像素单元100进行步骤S10至步骤S70的读取方法。其中，本实施例中步骤S10至步骤S70的具体操作和原理与实施例一中像素单元100的读取方法类似。与传统读出电流的方式相比，本实施例所提出的像素单元100读出方法中，最终输出信号为两次采样的差值，与被读出像素单元100中的半浮栅晶体管阈值电压Vth无关，因此消除了阈值电压漂移所造成的固定模式噪声，提高了成像的质量。同时，本实施例所提出的像素阵列PIXELARRAY的读出方法中，最终输出信号与半浮栅晶体管的源极输出节点Vss的电压也无关，因此Vss的变化也不会对实际输出电流造成影响，从而提高了像素单元信号读出的精度。综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。