1.一种多通道DDS间同步输出设备，包括控制模块、可编程时钟分配延时模块、多通道DDS、耦合网络A/D转化模块，其特征在于：所述可编程时钟分配延时模块将I/O_UPDATE和SYNC_IN信号分配后连接到各个DDS，各个DDS的输出信号通过耦合网络与A/D转化模块连接，A/D转化模块与控制模块连接，控制模块与可编程时钟分配延时模块连接，控制模块根据同步输出时间差计算延时量，通过控制可编程时钟分配延时模块分别对各通道DDS的I/O_UPDATE和SYNC_IN信号进行不同的延时完成校正。
2.根据权利要求1所述的多通道DDS间同步输出设备，其特征在于：所述的控制模块为FPGA。
3.根据权利要求1所述的多通道DDS间同步输出设备，其特征在于：所述的可编程时钟分配延时模块分为可编程时钟分配延时模块1和可编程时钟分配延时模块2，其中可编程时钟分配延时模块1对I/O_UPDATE进行分配和延时；可编程时钟分配延时模块2对SYNC_IN进行分配和延时。
4.一种多通道DDS间同步输出的同步方法，其特征在于：包括以下步骤：
控制模块分别使用数字去斜的方法检测并存储从发出I/O_UPDATE信号到收到各DDS信号之间的时间差，选取所有DDS通道中时间差最大的一路作为基准通道，FPGA计算出其余各路DDS相对于基准通道所需要的延时量；
控制模块通过控制可编程时钟分配延时模块分别对各路DDS的I/O_UPDATE和SYNC_IN信号进行不同延时实现校正。