本公开涉及用于检测同步信号的方法和/或设备。
背景技术：
在无线通信系统中，同步信号被用于检测装置或使装置同步。由一个装置发送的同步信号可被另一装置检测到，并且已经接收同步信号的另一装置可识别已经发送同步信号的该一个装置。在移动通信系统(诸如，长期演进(lte))中，基站可广播用于与用户设备(ue)同步的同步信号。此外，ue还可发送用于与其他ue直接通信的同步信号。
一些通信标准(诸如，基于lte的窄带物联网(nb-iot))可使用组合zadoffchu(zc)序列、哈达玛矩阵(hadamardmatrix)和循环移位的同步信号。在这种情况下，为检测同步信号，可期望通过使用全部可能的同步信号来解扰接收的同步信号，其中，从可由用于同步信号的产生的zc产生的序列的总数量、在哈达玛矩阵中使用的行的数量和循环移位的情形的次数的乘积来推断出全部可能的同步信号。然而，使用全部可能情形的数量的同步信号的检测可花费相对长的处理时间，并且就能源而言可能是效率低的。
上面的信息仅被呈现为背景信息，以帮助理解本公开。至于上述内容中的任何内容是否可作为关于本公开的现有技术而应用，没有做出确定，也没有做出断言。
技术实现要素：
因此，本公开提供减少处理时间的用于检测同步信号的方法和/或设备。
本公开提供降低功耗的用于检测同步信号的方法和/或设备。
本公开不限于前述方法和/或设备，本领域技术人员可从下面的公开清楚地理解没有提到的其他方法和/或设备。
根据本公开的一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列产生的同步信号的芯片可包括存储器和连接到存储器的处理器。所述处理器可被配置为：接收同步信号；通过将接收的同步信号与来自所述多个序列中的第一序列相乘，来针对第一序列执行对接收的同步信号的第一解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自接收的同步信号的所述多个序列中的第二序列执行对接收的同步信号的第二解扰，其中，第二序列是第一序列的复共轭。
根据本公开的另一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列并且基于多个相位中的一个相位被产生的同步信号的芯片可包括存储器和连接到存储器的处理器。所述处理器可被配置为：接收同步信号；针对接收的同步信号的所述多个序列中的每个序列执行解扰；将快速傅里叶逆变换(ifft)应用到结果的累加和，所述结果的累加和通过以n个样本为单位顺序划分接收的同步信号的所述多个序列中的每一个序列的解扰序列来得到；基于应用ifft的结果，检测所述多个相位中与接收的同步信号具有最高相关性的相位。
根据本公开的另一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列产生的同步信号的芯片可包括存储器和被配置为与存储器通信的处理器。所述处理器可被配置为：接收同步信号；将所述多个序列分组为多个组；通过针对参考信号对接收的同步信号进行解扰，针对所述多个组中的每个组产生解扰序列，参考信号基于所述多个组中的每个组中的序列的和被产生；通过对所述多个组中的每个组的解扰序列执行快速傅里叶逆变换(ifft)，来从所述多个组中检测与接收的同步信号具有最高相关性的组；通过使用检测到的组中的每个序列对接收的同步信号进行解扰，来从检测到的组中的序列中检测与接收的同步信号具有最高相关性的序列。
根据本公开的另一方面，一种用于识别发送基于多个序列中的一个序列产生的同步信号的装置的芯片可包括：至少一个天线，被配置为接收包括同步信号的模拟信号；存储器，被配置为存储数据和计算机可读指令；处理器，被配置为执行计算机可读指令，使得所述处理器被配置为：将模拟信号采样为数字信号，从数字信号滤除数字信号中的具有与同步信号的频带不同的频带的部分以产生滤波的数字信号，通过将滤波的数字信号与来自所述多个序列中的第一序列相乘，针对第一序列执行对滤波的数字信号的解扰，通过改变第一序列的解扰序列的至少一个元素的符号来针对来自滤波的数字信号的所述多个序列中的第二序列执行对滤波的数字信号的第二解扰，其中，第二序列是第一序列的复共轭。
根据本公开的另一方面，一种用于识别发送同步信号的装置的方法，其中，同步信号基于多个序列中的一个序列被产生，所述方法包括：接收包括同步信号的模拟信号；将模拟信号采样为数字信号；从数字信号滤除数字信号中的具有与同步信号的频带不同的频带的部分，以产生滤波的数字信号；通过将滤波的数字信号与来自所述多个序列中的第一序列相乘，针对第一序列执行对滤波的数字信号的解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自所述多个序列中的第二序列执行对滤波的数字信号的第二解扰，其中，第二序列是第一序列的复共轭。
示例实施例的一些细节包括在具体实施方式和附图中。
从下面结合附图的具体实施方式，本公开的其他方面、优点和显著特征对本领域技术人员来说将变得清楚，其中，在具体实施方式中公开了本公开的一些示例实施例。
附图说明
从下面结合附图进行的描述，本公开的一些示例实施例的上面和其他的方面、特征和优点将变得更加清楚，其中：
图1示出根据本公开的示例实施例的基站和装置；
图2是根据本公开的示例实施例的同步信号检测器的框图；
图3是示出根据本公开的示例实施例的用于检测同步信号的方法的流程图；
图4是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；
图5是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；
图6是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；
图7是根据本公开的示例实施例的用于检测同步信号的芯片集的框图。
贯穿附图，相同的参考标号将被理解为表示相同的部件、组件和结构。
具体实施方式
参照下面与附图一起描述的示例实施例，本公开的优点和特征以及用于实现它们的方法将是清楚的。然而，本公开不限于公开的示例实施例，而可以以各种方式被实现，并且提供示例实施例以完成本公开的公开并允许本领域普通技术人员理解本公开的范围。本公开由权利要求的范畴限定。
虽然诸如“第一”、“第二”等的序数术语被用于描述各种元件，但是这些元件不受限于这些术语。这些术语仅用于将一个元件与另一元件进行区分。因此，在本公开的技术精神内，下面提到的第一元件可以是第二元件。
图1示出根据本公开的示例实施例的基站和装置。参照图1，基站120可包括同步信号产生器122和天线121。
同步信号产生器122可产生同步信号。同步信号产生器122可基于使用序列产生器(未示出)产生的序列的码变换(codeconversion)和/或基于使用多个相位中的一个相位的相位变换(phaseconversion)来产生同步信号，其中，序列产生器被配置为产生多个序列和一组多个二进制码，每个二进制码为序列的每个成员设置符号(sign)。根据一些示例性实施例，可使用码变换或相位变换中的一个或者不使用他们中的任何一个来产生同步信号。
根据一些示例实施例，序列产生器可以是被配置为产生zc序列的zc序列产生器。可在+1和-1之间选择多个二进制码中的每个二进制码。根据一些示例实施例，二进制码可以是哈达玛矩阵的行的符号，并且一组多个二进制码可以是哈达玛矩阵的多个行的符号。
根据一些示例实施例，作为同步信号的示例的nb辅同步信号(nsss)可表示为如下：
其中，s0＝0，s1＝31，s2＝63，s3＝127。
在等式1中，
在等式1中，
在等式1中，
同步信号的检测可表示zc序列的检测(例如，用于产生同步信号的哈达玛矩阵的行和循环移位的检测)。在等式1中，可产生总共2016个同步信号，其中，从zc序列的数量126、使用的哈达玛矩阵的行的数量4以及循环移位的次数4的乘积来推断出该2016个同步信号。通过使用2016个可能的同步信号中的每一个同步信号对接收的同步信号进行解扰来检测同步信号就处理时间和/或功耗而言可能是效率低的。
天线121可发送或广播由同步信号产生器122产生的同步信号。根据一些示例实施例，基站120可包括用于支持多输入多输出(mimo)或波束成形的多个天线121，并且基站120可通过使用多个天线121中的全部或每一个来发送同步信号。
装置110可被称为ue，并可以是蜂窝电话、智能电话、个人数字助理(pda)、平板计算机、膝上型计算机、iot装置或可与基站120通信的任意装置。装置110可包括天线114、模数转换器(adc)113、滤波器112和同步信号检测器111。
装置110可经由天线114接收从基站120发送的同步信号。根据一些示例实施例，装置110可包括多个天线114。
adc113可对包括接收的同步信号的信号进行采样，以将其转换为数字信号。
滤波器112可从接收的信号去除将要接收的信号(例如，同步信号)之外的频带中的信号，或在接收的信号中抑制将要接收的信号(例如，同步信号)之外的频带中的信号。滤波器112可通过软件算法、硬件电路或二者的组合来实现。
根据一些示例实施例，装置110可包括：分别并行布置为对应于多个天线114的多个adc113和多个滤波器112。
同步信号检测器111可针对接收的同步信号执行检测。同步信号的检测可表示从基站发送的同步信号的识别以及已用于同步信号的产生的序列、二进制码和/或循环移位的识别。
将参照图2对同步信号检测器的结构做出详细描述。图2是根据本公开的示例实施例的同步信号检测器的框图。
参照图2，同步信号检测器200可包括缓冲器210、解扰器220、符号转换器230、快速傅里叶逆变换(ifft)转换器240和校准器(aligner)250。
缓冲器210可存储输入到同步信号检测器200的接收的同步信号。例如，接收的同步信号的采样值可顺序存储在缓冲器210中。
解扰器220可针对接收的同步信号执行解扰。解扰器220可针对多个可能的序列中的全部或一些，来对接收的同步信号进行解扰。
针对解扰器220的解扰结果的序列，符号转换器230可改变序列的成员的符号或每个成员的元素的符号。如稍后将描述的那样，可基于一组二进制码(例如，哈达玛矩阵)来执行符号的改变，或者当针对与序列具有复共轭关系的序列执行解扰时，执行符号的变化。
ifft转换器240可执行ifft操作。例如，ifft转换器240可针对符号转换器230的输出执行ifft操作，并可通过ifft操作获得接收的同步信号与序列之间的相关性、接收的同步信号与二进制码之间的相关性和/或接收的同步信号与循环移位之间的相关性。
校准器250可校准ifft转换器240的输出，以检测与接收的同步信号具有最高相关性的序列、二进制码和/或循环移位。
将参照图3对同步信号检测器200的操作做出详细描述。图3是示出根据本公开的示例实施例的用于检测同步信号的方法的流程图。
参照图3，在操作310中，同步信号检测器可接收同步信号。
在操作320中，同步信号检测器可针对接收的同步信号的第一序列执行解扰。第一序列可以是可由序列产生器产生的多个序列之中的由指数(index)u产生的一个序列。u可以是整数。首先，u可被设置为可应用于序列产生器的指数值之中的最小值。例如，如果序列产生器是zc序列产生器，则第一序列可以是使用u的根指数rp产生的zc序列。应用u的根指数的zc序列zcu(n)可被表示如下：
其中，a和b是实数。如果接收的同步信号被表示为y(n)＝c+jd，则接收的同步信号的zcu(n)的解扰序列可被表示为
在操作330中，同步信号产生器可针对作为第一序列的复共轭的第二序列执行解扰。如关于操作320所述，可通过将表示接收的同步信号的等式与特定序列相乘来执行接收的同步信号的特定序列的解扰。因为第二序列是第一序列的复共轭，所以接收的同步信号的第二序列的解扰序列是第一序列的解扰序列的复共轭。因此，在不需要直接乘法运算的情况下，可通过改变在操作320中获得的接收的同步信号的第一序列的解扰序列的至少一个元素的符号，来推断出接收的同步信号的第二序列的解扰序列的复共轭。例如，具有指数u的zc序列的复共轭可以是具有指数nzc-u(nzc是复数)的zc序列。具有指数nzc-u的zc序列可表示为如下。
输入同步信号的zcnzc-u(n)的解扰序列可被表示为
如上所述，在操作330中，可在基本上不执行乘法运算的情况下仅通过改变符号来针对第二序列执行解扰，因此减少可在同步信号检测期间造成大的开销的乘法运算的次数。因此，用于检测同步信号的处理时间和装置功耗可被降低。
根据一些示例实施例，可以以与操作320中的方式相同的方式而不是使用操作330中的序列之间的复共轭特性，来针对接收的同步信号的第二序列执行解扰。
根据一些示例实施例，操作330可被省略。
在操作340中，同步信号检测器可基于一组多个二进制码中的每个二进制码，来针对第一序列的解扰序列和第二序列的解扰序列中的每个解扰序列执行符号转换。例如，在等式1的nsss的情况下，可存在哈达玛矩阵的四个行(例如，四个二进制码)，并且可针对每个序列的解扰序列推断出四个符号转换后的序列。如果符号转换还没有被用于同步信号产生，则操作340可被省略。
在操作350中，同步信号检测器可将ifft应用到每个符号转换后的序列。根据一些示例实施例，在应用ifft之前，每个符号转换后的序列的成员可以以n个成员为单位被顺序划分，并被累加地求和，并且ifft可被应用到累加的和。这里，n可以是循环移位的周期的整数倍(即，多个相位的数量的整倍数)。例如，针对等式1的nsss，循环移位的周期根据q可以是四个成员，使得全部的四个成员可以是一个周期。因此，在这种情况下，n可被确定为4的自然数倍(例如，4、8、12、……)。例如，如果n等于4，并且符号转换后的序列被表示为{s1，s2，s3，s4，s5，s6，s7，s8，s9，s10，s11，s12，……}，则每个符号转换后的序列的成员可以以n个成员为单位被顺序划分(例如，划分后的序列可被表示为{s1,s2,s3,s4,/s5,s6,s7,s8,/s9,s10,s11,s12,/s13....})，并被累加地求和，累加的和可被表示为{s1+s5+s9+……，s2+s6+s10+……，s3+s7+s11+……，s4+s8+s12+……}。因为累加的和是以循环移位的周期的自然数倍为单位的划分和累加的求和的结果，所以关于累加的和中的循环移位的周期性的信息可被保持，并且与循环移位的相关性可通过ifft被检测到。例如，n点ifft可表示为如下：
其中，k＝1、2、……、n，m＝0、1、……、l-1。l表示循环移位的周期。如果ifft被应用到符号转换后的样本，则在x轴上表示关于与每个可应用的循环移位对应的相位变换的相位，在y轴上表示与相位变换对应的绝对值。y轴上的绝对值表示与相位的相关性。与具有最高相关性的相位变换对应的循环移位可被确定为具有与同步信号最高相关性的循环移位。
此外，通过在操作350中执行的ifft，接收的同步信号和与每个符号转换后的序列对应的序列之间的相关性、接收的同步信号与二进制码之间的相关性和/或接收的同步信号与循环移位(例如，先前确定的具有最高相关性的循环移位)之间的相关性可被检测。如上所述，在操作350中，可通过划分符号转换后的序列并对符号转换后的序列累加地求和而不是使用全部可能的循环移位执行ifft，来针对具有短长度的序列执行ifft，以检测具有最高相关性的循环移位。可使用检测的循环移位再一次执行额外的ifft，从而降低与循环移位的组合对应的解扰操作的次数。此外，n点ifft的复杂度与n(logn)成比例。因此，可针对划分和累加地求和的具有短长度的序列执行ifft，以减小n，从而降低ifft的复杂度。因此，用于同步信号检测的处理时间和功耗可被降低。
根据一些示例实施例，可在没有使用一组二进制码的符号转换的情况下(例如，意味着操作340可被省略)产生同步信号。在这样的示例实施例中，可针对第一序列的解扰序列和第二序列的解扰序列中的每个解扰序列而不是针对符号转换后的序列，执行操作350。
根据一些示例实施例，可在没有循环移位(例如，相位变换)的情况下产生同步信号。在这个示例实施例中，如果ifft被应用到符号转换后的序列，则检测到的值可指示接收的同步信号与用于对序列执行符号转换的二进制码之间的相关性以及接收的同步信号与序列之间的相关性。
在操作360中，同步信号检测器可确定是否完成了针对全部序列的解扰。如果还未完成针对全部序列的解扰，则指数u增加1，然后执行操作320。一旦完成针对全部序列的解扰，则执行操作370。
在操作370中，同步信号检测器可检测与接收的同步信号具有最高相关性的序列、二进制码和/或循环移位(或相位变换)。可通过操作350中的ifft来推断出接收的同步信号与序列之间的相关性、接收的同步信号与二进制码之间的相关性和/或接收的同步信号与循环移位(或相位变换)之间的相关性。
将参照图4对根据另一示例实施例的用于检测同步信号的方法进行详细描述。图4是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图。
参照图4，在操作410中，同步信号检测器可接收同步信号。
在操作420中，同步信号检测器可针对接收的同步信号的多个序列执行解扰。例如，可执行针对多个序列中的每个序列的解扰，以产生同步信号。如关于图3的操作320和操作330所述，操作420中的解扰可包括针对第一序列的解扰和针对作为第一序列的复共轭的第二序列的解扰，其中，针对第二序列的解扰基于针对第一序列的解扰序列的符号转换。根据这样的示例实施例，在针对具有复共轭对的序列的解扰期间的乘法运算的次数可被减少。
在操作430中，可针对在操作420中获得的接收的同步信号的多个序列中的每个序列的解扰序列，执行符号转换，其中，符号转换基于一组多个二进制码中的多个二进制码中的每个二进制码。
在操作440中，可对每个符号转换后的序列执行ifft。可在以与在操作350中执行的ifft相同或基本相似的方式划分每个符号转换后的序列的成员并对每个符号转换后的序列的成员累加地求和之后，执行在操作440中执行的ifft。
在操作450中，可检测与接收的同步信号具有最高相关性的序列、二进制码和/或循环移位(或相位变换)。可通过操作440中的ifft来推断出接收的同步信号与序列之间的相关性、接收的同步信号与二进制码之间的相关性和/或接收的同步信号与循环移位(或相位变换)之间的相关性。
将参照图5对根据另一示例实施例的用于检测同步信号的方法进行详细描述。图5是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图。
参照图5，在操作510中，同步信号检测器可接收同步信号。可基于由序列产生器产生的多个序列、使用一组多个二进制码中的一个二进制码的序列的每个元素的符号转换或使用多个相位中的一个相位的相位变换中的一个，来产生同步信号。根据一些示例实施例，使用二进制码的符号转换和/或相位变换可被省略。
在操作520中，可将用于产生同步信号的多个序列分组为多个组。下面提供的等式5表示：当多个zc序列被分组为多个组时具有索引r的组中的序列的和descr，其中，多个组中的每个组是ng个zc序列。
其中，针对zc序列，根指数u＝3、4、……、128，u'＝r×ng+3，r＝0、1、……、126/ng。
在等式5中，具有顺序的根指数值的zc序列可被分组为一个组，但是用于形成多个组的方法不必须受限于等式5。根据一些示例实施例，多个组中的至少一个组可包括为复共轭的一对序列。
随着包括在每个组中的序列的数量(例如，ng)增加，在同步信号检测期间的运算的复杂度可增加，从而提高接收的同步信号的snr特性。因此，可根据装置的应用领域考虑接收的信号的质量来适当选择包括在每个组中的序列的数量。根据一些示例实施例，包括在每个组中的序列的数量可基于接收的同步信号的信号质量(例如，snr)的提高而增加；包括在每个组中的序列的数量可基于接收的同步信号的信号质量(例如，snr)的劣化而减小。
在操作530中，同步信号检测器可通过使用在操作520中产生的多个序列的多个组中的具有索引r的组中的序列的和，来执行针对接收的同步信号的解扰。例如，同步信号检测器可通过对具有索引r的组中的序列进行求和来产生新的参考信号，并且通过使用新的参考信号对接收的同步信号进行解扰。
如果首先执行操作530，则可将组的索引r设置为可能的最小值。
在操作540中，同步信号检测器可针对在操作530中获得的接收的同步信号的组的解扰序列，来执行符号转换，其中，符号转换基于一组多个二进制码中的多个二进制码中的每个二进制码。如果在没有使用基于二进制码的符号转换的情况下已经产生了同步信号，则可省略操作540。
在操作550中，同步信号检测器可将ifft应用到在操作540中推断出的每个符号转换后的序列。在操作550中，可在没有划分并累加地求和符号转换后的序列的成员的情况下，将ifft应用到全部符号转换后的序列。在操作550中，通过ifft，可推断出接收的同步信号与具有索引r的组的相关性、接收的同步信号与每个二进制码之间的相关性和/或接收的同步信号与每个循环移位(相位变换)之间的相关性。根据一些示例实施例，如果在没有使用基于二进制码的符号转换的情况下已经产生了同步信号，则在操作550中可不推断接收的同步信号与每个二进制码的相关性。根据一些示例实施例，如果在没有使用基于多个相位中的一个相位的相位变换的情况下已经产生了同步信号，则在操作550中可不推断接收的同步信号与每个相位的相关性。
在操作560中，同步信号检测器可确定是否完成了针对全部序列的解扰。如果还未完成针对全部序列的解扰，则索引r增加1，然后执行操作530。一旦完成针对全部序列的解扰，则执行操作570。
在操作570中，同步信号检测器可基于在操作550中获得的接收的同步信号与每个组之间的相关性、接收的同步信号与每个二进制码之间的相关性和/或接收的同步信号与每个循环移位(相位变换)之间的相关性，来检测多个组中的与接收的同步信号具有最高相关性的组、多个二进制码中的与接收的同步信号具有最高相关性的二进制码和/或多个循环移位(多个相位变换)中的与接收的同步信号具有最高相关性的循环移位(相位变换)。根据一些示例实施例，如果在没有使用基于二进制码的符号转换的情况下已经产生了同步信号，则在操作570中可不检测与接收的同步信号具有最高相关性的二进制码。根据一些示例实施例，如果在没有使用基于多个相位中的一个相位的相位变换的情况下已经产生了同步信号，则在操作570中可不检测与接收的同步信号具有最高相关性的相位。
在操作580中，同步信号检测器可基于在操作570中检测到的具有最高相关性的二进制码，来检测与接收的同步信号具有最高相关性的组中的序列中的与接收的同步信号具有最高相关性的序列。可通过使用与接收的同步信号具有最高相关性的组中的每个序列、与接收的同步信号具有最高相关性的二进制码和/或基于与接收的同步信号具有最高相关性的相位的相位变换来对接收的同步信号进行解扰，以执行操作580中的检测。根据一些示例实施例，如果在没有使用基于二进制码的符号转换的情况下已经产生了同步信号，则可在不使用与接收的同步信号具有最高相关性的二进制码的情况下执行操作580中的检测。根据一些示例实施例，如果在没有使用基于多个相位中的一个相位的相位变换的情况下已经产生了同步信号，则可在不使用基于与接收的同步信号具有最高相关性的相位的相位变换的情况下执行操作580中的检测。
根据在图5中示出的示例实施例，与基于多个序列、多个二进制码和多个循环移位(或相位变换)的可能组合执行解扰相比，通过基于序列的分组执行解扰，运算的复杂度可被降低，因此处理时间和功耗可被降低。
根据一些示例实施例，可省略操作540，并且在这个示例实施例中，可针对操作530的输出执行操作550中的ifft，并可执行除了与二进制码有关的操作之外的其他操作。
将参照图6对根据另一示例实施例的用于检测同步信号的方法进行详细描述。图6是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图。
参照图6，在操作610中，同步信号检测器可接收同步信号。可基于由序列产生器产生的多个序列、使用一组多个二进制码中的一个二进制码的序列的每个元素的符号转换或使用多个相位中的一个相位的相位变换中的一个来产生同步信号。根据一些示例实施例，可省略使用二进制码的符号转换和/或相位变换。
在操作620中，同步信号检测器可将多个序列分组为多个组。操作620的描述可与操作520的描述相同或基本相似。
在操作630中，同步信号检测器可通过使用针对多个组中的每个组的参考信号对接收的同步信号进行解扰，其中，基于多个组中的每个组中的序列的和来产生参考信号。
在操作640中，同步信号检测器可针对在操作630中产生的接收的同步信号的每个组的解扰序列，来执行基于每个二进制码的符号转换。
在操作650中，同步信号检测器可将ifft应用到在操作640中推断出的每个符号转换后的序列。在操作650中，可在没有划分并累加地求和符号转换后的序列的成员的情况下，将ifft应用到全部符号转换序列。在操作650中，通过ifft，可推断出接收的同步信号与多个组中的每个组之间的相关性、接收的同步信号与每个二进制码之间的相关性和/或接收的同步信号与每个循环移位(相位变换)之间的相关性。
在操作660中，同步信号检测器可基于在操作650中获得的接收的同步信号与每个组之间的相关性、接收的同步信号与每个二进制码之间的相关性和/或接收的同步信号与每个循环移位(相位变换)之间的相关性，来检测多个组中的与接收的同步信号具有最高相关性的组、多个二进制码中的与接收的同步信号具有最高相关性的二进制码和/或多个循环移位(相位变换)中的与接收的同步信号具有最高相关性的循环移位(相位)。
在操作670中，同步信号检测器可基于在操作660中检测到的具有最高相关性的二进制码，来检测与接收的同步信号具有最高相关性的组中的多个序列中的与接收的同步信号具有最高相关性的序列。可通过使用与接收的同步信号具有最高相关性的组中的每个序列、与接收的同步信号具有最高相关性的二进制码和/或基于与接收的同步信号具有最高相关性的相位的相位变换来对接收的同步信号进行解扰，以执行操作670中的检测。
根据一些示例实施例，如关于上面的操作540所述，可省略操作640。
根据一些示例实施例，同步信号检测器可使用芯片或芯片集来实现。参照图7，将对根据本公开的另一示例实施例的用于检测同步信号的芯片或芯片集进行描述。图7是根据本公开的示例实施例的用于检测同步信号的芯片集(或芯片)的框图。
参照图7，用于检测同步信号的芯片集700可包括处理器710和存储器720。处理器710可被配置为执行以上参照图3至图6描述的操作。存储器720可存储处理器710执行操作所需的暂态信息和/或非暂态信息。暂态信息可包括处理器710的操作中需要或推断出的数据。非暂态信息可包括用于驱动处理器710的计算机程序代码或指令。根据一些示例实施例，芯片集700可不包括存储器720，存储器720可被实现在芯片集700的外部。
根据本公开的一些实施例，可获得下面描述的至少一些效果。
也就是说，用于检测同步信号的处理时间可被减少。
此外，同步信号检测所需的功耗可被降低。
根据本公开的效果不限于示出和描述的内容，可存在其他各种效果。
虽然已经参照附图对本公开的一些示例实施例进行了描述，但是本公开所属领域的普通技术人员将理解，在不脱离本公开的技术精神和必要特性的情况下，可以以不同的具体方式来实现本公开。因此，前述示例实施例仅应被解释为说明性的，而不应被解释为受各方面的限制。