面阵传感器及其形成方法、工作方法与流程

本发明涉及传感器领域，尤其涉及一种面阵传感器及其形成方法、工作方法。

背景技术：

面阵传感器是一种大面积的平面成像设备，由像素单元阵列、驱动线、信号读出线等构成。带有图像信息的光信号直接投射到传感器成像表面的各个像素单元，被传感器的像素单元吸收而成像。由于不经过透镜或光纤聚焦光，是同尺寸、无缩放比例的成像，因而有更好的成像质量，同时成像设备也更加轻薄。

基于面阵传感器的上述优点，面阵传感器已经大量应用于各个领域，例如指纹成像、文件扫描等领域。

然而，现有的面阵传感器的性能有待提高。

技术实现要素：

本发明解决的问题是提供一种面阵传感器及其形成方法、工作方法，以提高面阵传感器的性能。

为解决上述问题，本发明提供一种面阵传感器，包括：像素单元阵列，所述像素单元阵列包括n行像素单元，n为大于等于1的整数；驱动电路，所述驱动电路包括至少n行移位单元，第i行移位单元的输出信号用于控制第i行像素单元的开启，i为大于等于1且小于等于n的整数；所述驱动电路还包括：第一全局清空信号线，第一全局清空信号线分别和各奇数行的移位单元连接，第一全局清空信号线中的信号用于触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；第二全局清空信号线，第二全局清空信号线分别和各偶数行的移位单元连接，第二全局清空信号线中的信号用于触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。

可选的，所述驱动电路还包括复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线和第二触发线；各行移位单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电容和第二电容，第一晶体管至第十晶体管均分别具有第一极和第二极，第一极为源级时第二极为漏极，第一极为漏极时第二极为源级，第一电容和第二电容均分别具有相对的第一端和第二端；在各行移位单元中，第一晶体管的第二极、第二晶体管的第一极、第三晶体管的第一极、第六晶体管的第一极、第四晶体管的栅极、第五晶体管的栅极、第十晶体管的第二极和第二电容的第一端连接，第三晶体管的栅极、第七晶体管的栅极、第五晶体管的第一极和第一电容的第一端连接，第一电容的第二端与第四晶体管的第一极连接，第六晶体管的栅极和第九晶体管的栅极均连接至所述复位线，第二晶体管的第二极、第三晶体管的第二极、第五晶体管的第二极、第六晶体管的第二极、第七晶体管的第二极、第八晶体管的第二极和第九晶体管的第二极共同连接至所述持续低电平线；第i行移位单元中，第四晶体管的第二极、第七晶体管的第一极、第八晶体管的第一极、第九晶体管的第一极和第二电容的第二端连接且连接点为第i输出端，第i输出端用于输出第i行移位单元的输出信号至第i行像素单元；第一行移位单元中第一晶体管的栅极与第一触发线连接；在各行移位单元中，第一晶体管的第一极和第十晶体管的第一极共同连接至所述持续高电平线；第k-1行移位单元中第二晶体管的栅极与第k输出端连接，第k行移位单元中第一晶体管的栅极与第k-1输出端连接，k为大于等于2小于等于n的整数；第n行移位单元中，第二晶体管的栅极与第二触发线连接，或者，第二晶体管的栅极与所述持续低电平线连接，或者，第二晶体管的栅极与所述复位线连接；在各奇数行的移位单元中，第一电容的第二端与第四晶体管的第一极共同连接至第一时钟线，第八晶体管的栅极连接至第二时钟线，第十晶体管的栅极与第一全局清空信号线连接；在各偶数行的移位单元中，第一电容的第二端与第四晶体管的第一极共同连接至第二时钟线，第八晶体管的栅极连接至第一时钟线，第十晶体管的栅极与第二全局清空信号线连接。

可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管均包括n型薄膜晶体管。

可选的，第n行移位单元中，当第二晶体管的栅极与第二触发线连接时，第二触发线中的信号用于关闭第n行移位单元的输出；在第n行移位单元中，当第二晶体管的栅极与所述持续低电平线或所述复位线连接时，所述复位线中的部分信号用于关闭第n行移位单元的输出。

本发明还提供一种上述的面阵传感器的工作方法，包括：输入全局清空时序信号至所述驱动电路，输入所述全局清空时序信号至所述驱动电路的步骤包括：先后输入第一子全局清空时序信号和第二子全局清空时序信号至所述驱动电路；在第一子全局清空时序信号的控制下，第一全局清空信号线中的信号触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；在第二子全局清空时序信号的控制下，第二全局清空信号线中的信号触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。

可选的，所述驱动电路还包括复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线和第二触发线；各行移位单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电容和第二电容，第一晶体管至第十晶体管均分别具有第一极和第二极，第一极为源级时第二极为漏极，第一极为漏极时第二极为源级，第一电容和第二电容均分别具有相对的第一端和第二端；在各行移位单元中，第一晶体管的第二极、第二晶体管的第一极、第三晶体管的第一极、第六晶体管的第一极、第四晶体管的栅极、第五晶体管的栅极、第十晶体管的第二极和第二电容的第一端连接，第三晶体管的栅极、第七晶体管的栅极、第五晶体管的第一极和第一电容的第一端连接，第一电容的第二端与第四晶体管的第一极连接，第六晶体管的栅极和第九晶体管的栅极均连接至所述复位线，第二晶体管的第二极、第三晶体管的第二极、第五晶体管的第二极、第六晶体管的第二极、第七晶体管的第二极、第八晶体管的第二极和第九晶体管的第二极共同连接至所述持续低电平线；第i行移位单元中，第四晶体管的第二极、第七晶体管的第一极、第八晶体管的第一极、第九晶体管的第一极和第二电容的第二端连接且连接点为第i输出端，第i输出端用于输出第i行移位单元的输出信号至第i行像素单元；第一行移位单元中第一晶体管的栅极与第一触发线连接；在各行移位单元中，第一晶体管的第一极和第十晶体管的第一极共同连接至所述持续高电平线；第k-1行移位单元中第二晶体管的栅极与第k输出端连接，第k行移位单元中第一晶体管的栅极与第k-1输出端连接，k为大于等于2小于等于n的整数；第n行移位单元中，第二晶体管的栅极与第二触发线连接，或者，第二晶体管的栅极与所述持续低电平线连接，或者，第二晶体管的栅极与所述复位线连接；在各奇数行的移位单元中，第一电容的第二端与第四晶体管的第一极共同连接至第一时钟线，第八晶体管的栅极连接至第二时钟线，第十晶体管的栅极与第一全局清空信号线连接；在各偶数行的移位单元中，第一电容的第二端与第四晶体管的第一极共同连接至第二时钟线，第八晶体管的栅极连接至第一时钟线，第十晶体管的栅极与第二全局清空信号线连接；所述复位线、第一时钟线、第二时钟线、第一触发线、第一全局清空信号线和第二全局清空信号线输入全局清空时序信号至所述驱动电路；在第一子全局清空时序信号的控制下，所述驱动电路的输出信号同时开启对应各奇数行的像素单元；在第二子全局清空时序信号的控制下，所述驱动电路的输出信号同时开启对应各偶数行的像素单元。

可选的，在所述全局清空时序信号中，第一触发线的信号均为低电平，第一行移位单元中第一晶体管为关态。

可选的，输入所述第一子全局清空时序信号的步骤包括：输入第一步骤时序信号至所述驱动电路；输入第一步骤时序信号至所述驱动电路后，输入第二步骤时序信号至所述驱动电路；输入第二步骤时序信号至所述驱动电路后，输入第三步骤时序信号至所述驱动电路；在第一步骤时序信号中，第一全局清空信号线的信号为高电平，第二全局清空信号线的信号为低电平，第一时钟线的信号为低电平，第二时钟线的信号为高电平，所述复位线的信号为低电平，各奇数行的移位单元在第一步骤时序信号的控制下输出低电平信号；在第二步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第一时钟线的信号为高电平，第二时钟线的信号为低电平，所述复位线的信号为低电平，各奇数行的移位单元在第二步骤时序信号的控制下输出高电平信号；在第三步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第一时钟线的信号为低电平或高电平，所述复位线的信号为高电平，各奇数行的移位单元在第三步骤时序信号的控制下输出低电平信号。

可选的，在所述全局清空时序信号中，当第一时钟线的信号为高电平时，第二时钟线的信号为低电平，当第二时钟线的信号为高电平时，第一时钟线的信号为低电平；在第一子全局清空时序信号中，第一时钟线的信号的一个高电平的时段大于一个低电平的时段，第二步骤时序信号持续的时间大于第一步骤时序信号持续的时间且大于第三步骤时序信号持续的时间。

可选的，输入所述第一子全局清空时序信号的步骤包括：输入第一步骤时序信号至所述驱动电路；输入第一步骤时序信号至所述驱动电路后，输入第二步骤时序信号至所述驱动电路；输入第二步骤时序信号至所述驱动电路后，输入第三步骤时序信号至所述驱动电路；在第一步骤时序信号中，第一全局清空信号线的信号为高电平，第二全局清空信号线的信号为低电平，第一时钟线的信号为低电平，第二时钟线的信号为高电平，所述复位线的信号为低电平，各奇数行的移位单元在第一步骤时序信号的控制下输出低电平信号；在第二步骤时序信号中，第一全局清空信号线的信号为高电平，第二全局清空信号线的信号为低电平，第一时钟线的信号包括多个高电平，第二时钟线的信号包括多个低电平，所述复位线的信号为低电平，各奇数行的移位单元在第二步骤时序信号的控制下输出多个高电平信号；在第三步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第一时钟线的信号为低电平或高电平，所述复位线的信号为高电平，各奇数行的移位单元在第三步骤时序信号的控制下输出低电平信号。

可选的，在所述全局清空时序信号中，当第一时钟线的信号为高电平时，第二时钟线的信号为低电平，当第二时钟线的信号为高电平时，第一时钟线的信号为低电平；在所述全局清空时序信号中，第一时钟线的信号和第二时钟线的信号均具有特征周期，且第一时钟线中信号的一个高电平占用的时段等于第二时钟线中信号的一个高电平占用的时段。

可选的，在所述全局清空时序信号中，第一时钟线的信号中一个高电平占用的时段等于特征周期的1/2，第二时钟线的信号中一个高电平占用的时段等于特征周期的1/2；且在所述全局清空时序信号中，第一时钟线中高电平信号与相邻的第二时钟线中高电平信号之间无间隔时间；在第三步骤时序信号中，第一时钟线的信号为低电平，第二时钟线的信号为高电平；第一步骤时序信号、第二步骤时序信号和第三步骤时序信号连续，在第二步骤时序信号下，各奇数行的移位单元输出的一个高电平的时段等于特征周期的1/2。

可选的，在所述全局清空时序信号中，第一时钟线的信号中一个高电平占用的时段小于特征周期的1/2，第二时钟线的信号中一个高电平占用的时段小于特征周期的1/2；且在所述全局清空时序信号中，第一时钟线中高电平信号与相邻的第二时钟线中高电平信号之间有间隔时间；第一步骤时序信号、第二步骤时序信号和第三步骤时序信号不连续，在第二步骤时序信号下，各奇数行的移位单元输出的一个高电平的时段小于特征周期的1/2。

可选的，输入所述第二子全局清空时序信号的步骤包括：输入第四步骤时序信号至所述驱动电路；输入第四步骤时序信号至所述驱动电路后，输入第五步骤时序信号至所述驱动电路；输入第五步骤时序信号至所述驱动电路后，输入第六步骤时序信号至所述驱动电路；在第四步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为高电平，第一时钟线的信号为高电平，第二时钟线的信号为低电平，所述复位线的信号为低电平，各偶数行的移位单元在第四步骤时序信号的控制下输出低电平信号；在第五步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第二时钟线的信号为高电平，第一时钟线的信号为低电平，所述复位线的信号为低电平，各偶数行的移位单元在第五步骤时序信号的控制下输出高电平信号；在第六步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第二时钟线的信号为低电平或高电平，所述复位线的信号为高电平，各偶数行的移位单元在第六步骤时序信号的控制下输出低电平信号。

可选的，在所述全局清空时序信号中，当第一时钟线的信号为高电平时，第二时钟线的信号为低电平，当第二时钟线的信号为高电平时，第一时钟线的信号为低电平；在第二子全局清空时序信号中，第二时钟线的信号的一个高电平的时段大于一个低电平的时段，第五步骤时序信号持续的时间大于第四步骤时序信号持续的时间且大于第六步骤时序信号持续的时间。

可选的，输入所述第二子全局清空时序信号的步骤包括：输入第四步骤时序信号至所述驱动电路；输入第四步骤时序信号至所述驱动电路后，输入第五步骤时序信号至所述驱动电路；输入第五步骤时序信号至所述驱动电路后，输入第六步骤时序信号至所述驱动电路；在第四步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为高电平，第一时钟线的信号为高电平，第二时钟线的信号为低电平，所述复位线的信号为低电平，各偶数行的移位单元在第四步骤时序信号的控制下输出低电平信号；在第五步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为高电平，第二时钟线的信号包括多个高电平，第一时钟线的信号包括多个低电平，所述复位线的信号为低电平，各偶数行的移位单元在第五步骤时序信号的控制下输出多个高电平信号；在第六步骤时序信号中，第一全局清空信号线的信号为低电平，第二全局清空信号线的信号为低电平，第二时钟线的信号为低电平或高电平，所述复位线的信号为高电平，各偶数行的移位单元在第六步骤时序信号的控制下输出低电平信号。

可选的，在所述全局清空时序信号中，当第一时钟线的信号为高电平时，第二时钟线的信号为低电平，当第二时钟线的信号为高电平时，第一时钟线的信号为低电平；在所述全局清空时序信号中，第一时钟线的信号和第二时钟线的信号均具有特征周期，且第一时钟线中信号的一个高电平占用的时段等于第二时钟线中信号的一个高电平占用的时段。

可选的，在所述全局清空时序信号中，第一时钟线的信号中一个高电平占用的时段等于特征周期的1/2，第二时钟线的信号中一个高电平占用的时段等于特征周期的1/2；且在所述全局清空时序信号中，第一时钟线中高电平信号与相邻的第二时钟线中高电平信号之间无间隔时间；在第六步骤时序信号中，第二时钟线的信号为低电平，第一时钟线的信号为高电平；第四步骤时序信号、第五步骤时序信号和第六步骤时序信号连续，在第五步骤时序信号下，各偶数行的移位单元输出的一个高电平的时段等于特征周期的1/2。

可选的，在所述全局清空时序信号中，第一时钟线的信号中一个高电平占用的时段小于特征周期的1/2，第二时钟线的信号中一个高电平占用的时段小于特征周期的1/2；且在所述全局清空时序信号中，第一时钟线中高电平信号与相邻的第二时钟线中高电平信号之间有间隔时间；第四步骤时序信号、第五步骤时序信号和第六步骤时序信号不连续，在第五步骤时序信号下，各偶数行的移位单元输出的一个高电平的时段小于特征周期的1/2。

本发明还提供一种形成上述任意一项面阵传感器的方法，包括：形成传感器电路，所述传感器电路包括像素单元阵列，所述像素单元阵列包括n行像素单元，n为大于等于1的整数；形成驱动电路，形成所述驱动电路的方法包括：形成至少n行移位单元，第i行移位单元的输出信号用于控制第i行像素单元的开启，i为大于等于1且小于等于n的整数；形成所述驱动电路的方法还包括：形成第一全局清空信号线，第一全局清空信号线分别和各奇数行的移位单元连接，第一全局清空信号线中的信号用于触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；形成第二全局清空信号线，第二全局清空信号线分别和各偶数行的移位单元连接，第二全局清空信号线中的信号用于触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的面阵传感器中，各奇数行的移位单元开启各奇数行的像素单元，使各奇数行的像素单元泄放残留电荷，各偶数行的移位单元开启各偶数行的像素单元，使各偶数行的像素单元泄放残留电荷，这样使得面阵传感器在采集的图像信息时不受到残留信号的干扰。所述驱动电路还包括第一全局清空信号线和第二全局清空信号线，第一全局清空信号线分别和各奇数行的移位单元连接，第一全局清空信号线中的信号用于触发各奇数行的移位单元同时开启各奇数行的像素单元，第二全局清空信号线分别和各偶数行的移位单元连接，第二全局清空信号线中的信号用于触发各偶数行的移位单元同时开启各偶数行的像素单元。由于各奇数行的移位单元同时开启各奇数行的像素单元，且各偶数行的移位单元同时开启各偶数行的像素单元，因此各奇数行像素单元同时泄放残留信号，各偶数行像素单元同时泄放残留信号，因此即使在残留信号过多时，也能在较短的时间内清空像素单元中残留信号。面阵传感器采集的图像信息的总时间降低。综上，提高了面阵传感器的性能。

本发明技术方案提供的面阵传感器的工作方法中，在第一子全局清空时序信号的控制下，第一全局清空信号线中的信号触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；在第二子全局清空时序信号的控制下，第二全局清空信号线中的信号触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。因此即使在残留信号过多时，也能在较短的时间内清空像素单元中残留信号。面阵传感器采集的图像信息的总时间降低。综上，提高了面阵传感器的性能。

附图说明

图1本发明一实施例中面阵传感器的结构示意图；

图2为图1中驱动电路的结构示意图；

图3为图2中移位单元的电路图；

图4为发明一实施例中面阵传感器的工作方法的流程图；

图5为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的一种时序图；

图6为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的另一种时序图；

图7为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的又一种时序图；

图8为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的又一种时序图；

图9为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的又一种时序图；

图10为复位线、第一时钟线、第二时钟线、持续高电平线、持续低电平线，第一触发线、第二触发线、第一全局清空信号线和第二全局清空信号线的又一种时序图。

具体实施方式

正如背景技术所述，现有技术形成的面阵传感器的性能较差。

一种面阵传感器，包括：驱动电路和传感器电路，所述传感器电路包括像素单元阵列，像素单元阵列包括若干行像素单元；所述驱动电路包括若干行移位单元，第i行移位单元的输出信号用于控制第i行像素单元的开启。

由于在面阵传感器真正工作之前，环境光持续进入到像素单元中，会产生信号。其次，各像素单元中感光器件会持续漏电而产生信号。因此，像素单元中具有残留信号。为使得面阵传感器在采集的图像信息时不受到残留信号的干扰，需要在面阵传感器在采集图像之前，利用驱动电路对各行像素单元的残留信号清除。具体的，所述驱动电路在清空时序信号的作用下产生输出信号，各行移位单元的输出信号对应控制各行像素单元的开启并泄放残留信号。

然而，由于驱动电路的输出信号是逐行开启像素单元，且当残留信号过多时，进行逐行清空像素单元的残留信号的步骤进行一次不足以将像素单元的残留信号的信号清楚干净，需要实施多次的逐行清空像素单元的残留信号的步骤，因此导致清空像素单元中残留信号的时间很长，导致面阵传感器在采集的图像信息的总时间很长。综上，降低了面阵传感器的性能。

在此基础上，本发明提供一种面阵传感器，包括：驱动电路，驱动电路包括：第一全局清空信号线，第一全局清空信号线分别和各奇数行的移位单元连接，第一全局清空信号线中的信号用于触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元泄放残留电荷；第二全局清空信号线，第二全局清空信号线分别和各偶数行的移位单元连接，第二全局清空信号线中的信号用于触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元泄放残留电荷。所述面阵传感器的性能提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本实施例提供一种面阵传感器，请结合参考图1和图2，包括：

传感器电路，所述传感器电路包括像素单元阵列，所述像素单元阵列包括n行像素单元31，n为大于等于1的整数；

驱动电路21，所述驱动电路21包括至少n行移位单元(参考图2)，第i行移位单元的输出信号用于控制第i行像素单元31的开启，i为大于等于1且小于等于n的整数；

所述驱动电路21还包括：第一全局清空信号线lgrst1(参考图2)，第一全局清空信号线lgrst1分别和各奇数行的移位单元21a连接，第一全局清空信号线lgrst1中的信号用于触发各奇数行的移位单元21a同时开启各奇数行的像素单元31，使各奇数行的像素单元31泄放残留电荷；第二全局清空信号线lgrst2，第二全局清空信号线lgrst2分别和各偶数行的移位单元21b连接，第二全局清空信号线lgrst2中的信号用于触发各偶数行的移位单元21b同时开启各偶数行的像素单元31，使各偶数行的像素单元31泄放残留电荷。

所述传感器电路还包括连接所述像素单元31的驱动线41。

所述像素单元31包括：感光器件312和开关器件311，所述开关器件311与所述驱动线41相连。所述感光器件312包括光电二极管。所述开关器件311包括薄膜晶体管。

所述驱动电路21适于开启像素单元31。

参考图2，本实施例提供一种驱动电路21的实现方式，驱动电路21包括至少n行移位单元。所述n行移位单元分为奇数行的移位单元21a和偶数行的移位单元21b。每行的移位单元的数量为一个。

本实施例中，以n等于8为示例进行说明，在其它实施例中，n还可以为大于等于1的其它整数，n可以为偶数，n也可以为奇数。

本实施例中，驱动电路21包括n行移位单元。在其它实施例中，移位单元的行数大于像素单元31的行数。

当移位单元的行数大于像素单元31的行数时，驱动电路21中中间段的n行移位单元分别对应与n行像素单元连接，该中间段的n行移位单元依次排序为第一行移位单元至第n行移位单元，其余的移位单元与像素单元31不连接。这样的好处包括：驱动电路21中间段的移位单元的性能较好且缺陷少，使得面阵传感器的可靠性和稳定性较高。

本实施例中，所述驱动电路21包括第一行移位单元21a、第二行移位单元21b、第三行移位单元21a、第四行移位单元21b、第五行移位单元21a、第六行移位单元21b、第七行移位单元21a和第八行移位单元21b。

第i行移位单元具有第i输出端gi，第i输出端gi用于输出第i行移位单元的输出信号。第一行移位单元21a具有第一输出端g1，第二行移位单元21b具有第二输出端g2，第三行移位单元21a具有第三输出端g3，第四行移位单元21b具有第四输出端g4，第五行移位单元21a具有第五输出端g5，第六行移位单元21b具有第六输出端g6，第七行移位单元21a具有第七输出端g7，第八行移位单元21b具有第八输出端g8。

第i行移位单元的第i输出端gi与第i行驱动线41电性连接，第i输出端用于输出第i行移位单元的输出信号至第i行驱动线41。

所述驱动电路21还包括复位线lrst、第一时钟线lclk、第二时钟线lclkb、持续高电平线lvh、持续低电平线lvl，第一触发线lstv和第二触发线lstvb。

各行移位单元的第一电源端与持续高电平线lvh连接，各行移位单元的第一电源端适于接收高电平信号vh；各行移位单元的第二电源端与持续低电平线lvl连接，各行移位单元的第二电源端适于接收低电平信号vl；各行移位单元的第一时钟端与第一时钟线lclk连接，各行移位单元的第一时钟端适于接收第一时钟信号clk；各行移位单元的第二时钟端与第二时钟线lclkb连接，各行移位单元的第二时钟端适于接收第二时钟信号clkb；奇数行移位单元21a的全局清空端与第一全局清空信号线lgrst1连接，奇数行移位单元21a的全局清空端适于接收第一全局清空信号grst1；偶数行移位单元21b的全局清空端与第二全局清空信号线lgrst2连接，偶数行移位单元21b的全局清空端适于接收第二全局清空信号grst2；各行移位单元的复位端与复位线lrst连接，各行移位单元的复位端适于接收复位信号rst；第一行移位单元21a的第一触发端与第一触发线lstv连接，第一行移位单元21a的第一触发端适于接收第一触发信号stv；第k-1行移位单元的第二触发端与第k行移位单元的第k输出端连接，第k行移位单元的第一触发端与第k-1输出端连接，k为大于等于2小于等于n的整数。

本实施例中，第n行移位单元的第二触发端与第二触发线lstvb连接，第n行移位单元的第二触发端适于接收第二触发信号stvb，第二触发线中的信号用于关闭第n行移位单元的输出。本实施例中，n＝8，因此，第八行移位单元21a的第二触发端与第二触发线lstvb连接，第八行移位单元21a的第二触发端适于接收第二触发信号stvb。

在另一个实施例中，第n行移位单元的第二触发端与所述持续低电平线连接，或者，第n行移位单元的第二触发端与所述持复位线连接，所述复位线中的部分信号用于关闭第n行移位单元的输出。

参考图3，本实施例提供一种移位单元的实现方式。各行移位单元包括：第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第一电容c1和第二电容c2，第一晶体管t1至第十晶体管t10均分别具有第一极和第二极，第一极为源级时第二极为漏极，第一极为漏极时第二极为源级，第一电容c1和第二电容c2均分别具有相对的第一端和第二端。

本实施例中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9和第十晶体管t10均为n型薄膜晶体管。在其它实施例中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9和第十晶体管t10还可以选择其它不同类型的晶体管。

在各行移位单元中，第一晶体管t1的第二极、第二晶体管t2的第一极、第三晶体管t3的第一极、第六晶体管t6的第一极、第四晶体管t4的栅极、第五晶体管t5的栅极、第十晶体管t10的第二极和第二电容c2的第一端连接，第三晶体管t3的栅极、第七晶体管t7的栅极、第五晶体管t5的第一极和第一电容c1的第一端连接，第一电容c1的第二端与第四晶体管t4的第一极连接，第六晶体管t6的栅极和第九晶体管t9的栅极均连接至所述复位线lrst，第二晶体管t2的第二极、第三晶体管t3的第二极、第五晶体管t5的第二极、第六晶体管t6的第二极、第七晶体管t7的第二极、第八晶体管t8的第二极和第九晶体管t9的第二极共同连接至所述持续低电平线lvl；第i行移位单元中，第四晶体管t4的第二极、第七晶体管t7的第一极、第八晶体管t8的第一极、第九晶体管t9的第一极和第二电容c2的第二端连接且连接点为第i输出端gi，第i输出端gi用于输出第i行移位单元的输出信号至第i行像素单元；第一行移位单元21a中第一晶体管t1的栅极与第一触发线lstv连接；在各行移位单元中，第一晶体管t1的第一极和第十晶体管t10的第一极共同连接至所述持续高电平线lvh；第k-1行移位单元中第二晶体管t2的栅极与第k输出端gk连接，第k行移位单元中第一晶体管t1的栅极与第k-1输出端gk-1连接，k为大于等于2小于等于n的整数；第n行移位单元中，第二晶体管t2的栅极与第二触发线lstvb连接，或者，第二晶体管t2的栅极与所述持续低电平线lvl连接，或者，第二晶体管t2的栅极与所述复位线lrst连接。

在各奇数行的移位单元21a中，第一电容c1的第二端与第四晶体管t4的第一极共同连接至第一时钟线lclk，第八晶体管t8的栅极连接至第二时钟线lclkb，第十晶体管t10的栅极与第一全局清空信号线lgrst1连接；在各偶数行的移位单元21b中，第一电容c1的第二端与第四晶体管t4的第一极共同连接至第二时钟线lclkb，第八晶体管t8的栅极连接至第一时钟线lclk，第十晶体管t10的栅极与第二全局清空信号线lgrst2。

第n行移位单元中，当第二晶体管t2的栅极与第二触发线lstvb连接时，第二触发线lstvb中的信号用于关闭第n行移位单元的输出；在第n行移位单元中，当第二晶体管t2的栅极与所述持续低电平线lvl或所述复位线lrst连接时，所述复位线lrst中的部分信号用于关闭第n行移位单元的输出。

在上述移位单元的电路中，第一晶体管t1的第一极和第十晶体管t10的第一极的连接点为第一电源端，第二晶体管t2的第二极、第三晶体管t3的第二极、第五晶体管t5的第二极、第六晶体管t6的第二极、第七晶体管t7的第二极、第八晶体管t8的第二极和第九晶体管t9的第二极的连接点为第二电源端，第六晶体管t6的栅极和第九晶体管t9的栅极的连接点为复位端，第一行移位单元21a中第一晶体管t1的栅极为第一触发端，第n行移位单元中第二晶体管t2的栅极为第二触发端。

在上述移位单元的电路中，奇数行移位单元21a中第十晶体管t10的栅极为奇数行移位单元21a的全局清空端，偶数行移位单元21b中第十晶体管t10的栅极为偶数行移位单元21b的全局清空端。在上述移位单元的电路中，奇数行移位单元21a中第一电容c1的第二端与第四晶体管t4的第一极的连接点为奇数行移位单元21a的第一时钟端，奇数行移位单元21a中第八晶体管t8的栅极为奇数行移位单元21a的第二时钟端，偶数行移位单元21b中第一电容c1的第二端与第四晶体管t4的第一极的连接点为偶数行移位单元21b的第二时钟端，偶数行移位单元21b中第八晶体管t8的栅极为偶数行移位单元21b的第一时钟端。

本发明还提供一种上述面阵传感器的工作方法，请参考图4，包括：输入全局清空时序信号至所述驱动电路，输入所述全局清空时序信号至所述驱动电路的步骤包括：先后输入第一子全局清空时序信号和第二子全局清空时序信号至所述驱动电路。

具体的，s01：输入第一子全局清空时序信号至所述驱动电路，在第一子全局清空时序信号的控制下，第一全局清空信号线中的信号触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；s02：输入第二子全局清空时序信号至所述驱动电路，在第二子全局清空时序信号的控制下，第二全局清空信号线中的信号触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。

参考图5、图6、图7、图8、图9和图10，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2用于输入全局清空时序信号至所述驱动电路21；在第一子全局清空时序信号的控制下，所述驱动电路21的输出信号同时开启对应各奇数行的像素单元31；在第二子全局清空时序信号的控制下，所述驱动电路21的输出信号同时开启各偶数行的像素单元31。

本实施例中，第n行移位单元中，当第二晶体管t2的栅极与第二触发线lstvb连接，相应的，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第二触发线lstvb、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2用于输入全局清空时序信号至所述驱动电路21。

需要说明的是，在第一子全局清空时序信号的控制下，所述驱动电路21的输出信号同时开启各奇数行的像素单元31的同时，所述驱动电路21的输出信号未开启各偶数行的像素单元31；在第二子全局清空时序信号的控制下，所述驱动电路的输出信号21同时开启各偶数行的像素单元31的同时，所述驱动电路21的输出信号未开启各奇数行的像素单元31。

在所述全局清空时序信号中，第一触发线lstv的信号均为低电平，第一行移位单元中第一晶体管t1为关态。

本实施例中，第n行移位单元中，当第二晶体管t2的栅极与第二触发线lstvb连接，相应的，在所述全局清空时序信号中，第二触发线lstvb的信号均为低电平，第2n行移位单元中第二晶体管t2为关态。

参考图5、图6、图7、图8、图9和图10，在所述全局清空时序信号中，当第一时钟线lclk的信号为高电平时，第二时钟线lclkb的信号为低电平，当第二时钟线lclkb的信号为高电平时，第一时钟线lclk的信号为低电平。

参考图5、图6、图7、图8、图9和图10，输入所述第一子全局清空时序信号的步骤包括：输入第一步骤时序信号至所述驱动电路；输入第一步骤时序信号至所述驱动电路后，输入第二步骤时序信号至所述驱动电路；输入第二步骤时序信号至所述驱动电路后，输入第三步骤时序信号至所述驱动电路；输入所述第二子全局清空时序信号的步骤包括：输入第四步骤时序信号至所述驱动电路；输入第四步骤时序信号至所述驱动电路后，输入第五步骤时序信号至所述驱动电路；输入第五步骤时序信号至所述驱动电路后，输入第六步骤时序信号至所述驱动电路。

参考图5、图6、图7和图8，在第一步骤时序信号中，第一全局清空信号线lgrst1的信号为高电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号为低电平，第二时钟线lclkb的信号为高电平，所述复位线lrst的信号为低电平，各奇数行的移位单元在第一步骤时序信号的控制下输出低电平信号；在第二步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号高电平，第二时钟线lclkb的信号为低电平，所述复位线lrst的信号为低电平，各奇数行的移位单元在第二步骤时序信号的控制下输出高电平信号；在第三步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号为低电平或高电平，所述复位线lrst的信号为高电平，各奇数行的移位单元在第三步骤时序信号的控制下输出低电平信号。

在图7和图8中，第一子全局清空时序信号中，第一时钟线lclk的信号的一个高电平的时段大于一个低电平的时段，第二步骤时序信号持续的时间大于第一步骤时序信号持续的时间且大于第三步骤时序信号持续的时间，因此使得各奇数行移位单元输出的高电平信号的持续时间增加，提高了各奇数行移位单元同时清空奇数行像素单元的残留信号的效率。

参考图7，在所述全局清空时序信号中，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间无间隔时间，即在所述全局清空时序信号中，当第一时钟线lclk的信号为高电平时，第二时钟线lclkb的信号为低电平，当第一时钟线lclk的信号为低电平时，第二时钟线lclkb的信号为高电平。

参考图8，在所述全局清空时序信号中，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间有间隔时间，这样使得：第一时钟线lclk中信号的变化和第二时钟线lclkb中信号的变化不会同时进行，避免驱动电路的输出出现亚稳态。

参考图8，第二步骤时序信号与第一步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间；第三步骤时序信号与第二步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间。

图8中，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平的间隔时间内，第一时钟线lclk和第二时钟线lclkb的信号均为低电平。

参考图9和图10，在第一步骤时序信号中，第一全局清空信号线lgrst1的信号为高电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号为低电平，第二时钟线lclkb的信号为高电平，所述复位线lrst的信号为低电平，各奇数行的移位单元在第一步骤时序信号的控制下输出低电平信号；在第二步骤时序信号中，第一全局清空信号线lgrst1的信号为高电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号包括多个高电平，第二时钟线lclkb的信号包括多个低电平，所述复位线lrst的信号为低电平，各奇数行的移位单元在第二步骤时序信号的控制下输出多个高电平信号；在第三步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第一时钟线lclk的信号为低电平或高电平，所述复位线lrst的信号为高电平，各奇数行的移位单元在第三步骤时序信号的控制下输出低电平信号；各奇数行的移位单元在第二步骤时序信号的控制下输出的高电平信号的时段对应第一时钟线lclk的信号中所述多个高电平的时段。

需要说明的是，在图9中，在第二步骤时序信号中，第一时钟线lclk的信号包括2个高电平，对应地，第二时钟线lclkb的信号包括2个低电平。在其它实施例中，第一时钟线lclk的信号可以包括大于等于3个的高电平，对应地，第二时钟线lclkb的信号包括大于等于3个的低电平。

需要说明的是，在图10中，在第二步骤时序信号中，第一时钟线lclk的信号包括2个高电平，在其它实施例中，第一时钟线lclk的信号可以包括大于等于3个的高电平。

参考图5、图6、图9和图10，在所述全局清空时序信号中，第一时钟线lclk的信号和第二时钟线lclkb的信号均具有特征周期t，且第一时钟线lclk中信号的一个高电平占用的时段等于第二时钟线lclkb中信号的一个高电平占用的时段。

参考图5和图9，在所述全局清空时序信号中，第一时钟线lclk的信号中一个高电平占用的时段等于特征周期的1/2，第二时钟线lclkb的信号中一个高电平占用的时段等于特征周期的1/2。

参考图5和图9，在所述全局清空时序信号中，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间无间隔时间，即，在所述全局清空时序信号中，当第一时钟线lclk的信号为高电平时，第二时钟线lclkb的信号为低电平，当第一时钟线lclk的信号为低电平时，第二时钟线lclkb的信号为高电平。

参考图5和图9，在第三步骤时序信号中，第一时钟线lclk的信号为低电平，第二时钟线lclkb的信号为高电平。

参考图5和图9，第一步骤时序信号、第二步骤时序信号和第三步骤时序信号连续，在第二步骤时序信号下，各奇数行的移位单元输出的一个高电平的时段等于特征周期t的1/2，各奇数行的移位单元输出的高电平的时段对应第二步骤时序信号中第一时钟线lclk的高电平时段。

参考图6和图10，在所述全局清空时序信号中，第一时钟线lclk的信号中一个高电平占用的时段小于特征周期t的1/2，第二时钟线lclkb的信号中一个高电平占用的时段小于特征周期t的1/2；且在所述全局清空时序信号中，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间有间隔时间。

参考图6和图10，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间有间隔时间，这样使得：第一时钟线lclk中信号的变化和第二时钟线lclkb中信号的变化不会同时进行，避免驱动电路的输出出现亚稳态。

参考图6和图10，第二步骤时序信号与第一步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间；第三步骤时序信号与第二步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间。

参考图6和图10，第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平的间隔时间内，第一时钟线lclk和第二时钟线lclkb的信号均为低电平。

参考图6和图10，第一步骤时序信号、第二步骤时序信号和第三步骤时序信号不连续，在第二步骤时序信号下，各奇数行的移位单元输出的一个高电平的时段小于特征周期的1/2，各奇数行的移位单元输出的高电平的时段对应第二步骤时序信号中第一时钟线lclk的高电平时段。

类似地，参考图5、图6、图7和图8，在第二子全局清空时序信号中，在第四步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为高电平，第一时钟线lclk的信号为高电平，第二时钟线lclkb的信号为低电平，所述复位线lrst的信号为低电平，各偶数行的移位单元在第四步骤时序信号的控制下输出低电平信号；在第五步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第二时钟线lclkb的信号为高电平，第一时钟线lclk的信号为低电平，所述复位线lrst的信号为低电平，各偶数行的移位单元在第五步骤时序信号的控制下输出高电平信号；在第六步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第二时钟线lclkb的信号为低电平或高电平，所述复位线lrst的信号为高电平；各偶数行的移位单元用于在第五步骤时序信号的控制下输出高电平信号，各偶数行的移位单元在第六步骤时序信号的控制下输出低电平信号。

图7和图8中，第二子全局清空时序信号中，第二时钟线lclkb的信号的一个高电平的时段大于一个低电平的时段，第五步骤时序信号持续的时间大于第四步骤时序信号持续的时间且大于第六步骤时序信号持续的时间，因此使得各偶数行移位单元输出的高电平信号的持续时间增加，提高了各偶数行移位单元同时清空奇数行像素单元的残留信号的效率。

参考图8，第五步骤时序信号与第四步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间；第六步骤时序信号与第五步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间。

参考图9和图10，在第四步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为高电平，第一时钟线lclk的信号为高电平，第二时钟线lclkb的信号为低电平，所述复位线lrst的信号为低电平，各偶数行的移位单元在第四步骤时序信号的控制下输出低电平信号；在第五步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为高电平，第二时钟线lclkb的信号包括多个高电平，第一时钟线lclk的信号包括多个低电平，所述复位线lrst的信号为低电平，各偶数行的移位单元在第五步骤时序信号的控制下输出多个高电平信号，各偶数行的移位单元在第五步骤时序信号的控制下输出的高电平信号的时段对应第二时钟线lclkb的信号中所述多个高电平的时段；在第六步骤时序信号中，第一全局清空信号线lgrst1的信号为低电平，第二全局清空信号线lgrst2的信号为低电平，第二时钟线lclkb的信号为低电平或高电平，所述复位线lrst的信号为高电平，各偶数行的移位单元在第六步骤时序信号的控制下输出低电平信号。

需要说明的是，在图9中，在第五步骤时序信号中，第二时钟线lclkb的信号包括2个高电平，对应地，第一时钟线lclk的信号包括2个低电平。在其它实施例中，第二时钟线lclkb的信号可以包括大于等于3个的高电平，对应地，第一时钟线lclk的信号包括大于等于3个的低电平。

需要说明的是，在图10中，在第五步骤时序信号中，第二时钟线lclkb的信号包括2个高电平，在其它实施例中，第一时钟线lclk的信号可以包括大于等于3个的高电平。

参考图5和图9，在第六步骤时序信号中，第二时钟线lclkb的信号为低电平，第一时钟线lclk的信号为高电平。

参考图5和图9，第四步骤时序信号、第五步骤时序信号和第六步骤时序信号连续，在第五步骤时序信号下，各偶数行的移位单元输出的一个高电平的时段等于特征周期的1/2，各偶数行的移位单元输出的高电平的时段对应第五步骤时序信号中第二时钟线lclkb的高电平时段。

参考图6和图10，第五步骤时序信号与第四步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间；第六步骤时序信号与第五步骤时序信号之间的间隔时间，等于第一时钟线lclk中高电平信号与相邻的第二时钟线lclkb中高电平信号之间的间隔时间。

参考图6和图10，第四步骤时序信号、第五步骤时序信号和第六步骤时序信号不连续，在第五步骤时序信号下，各偶数行的移位单元输出的一个高电平的时段小于特征周期的1/2，各偶数行的移位单元输出的高电平的时段对应第五步骤时序信号中第二时钟线lclkb的高电平时段。

由上述描述和图5、图6、图7、图8、图9和图10中的示意可知，第一全局清空信号线lgrst1和第二全局清空信号线lgrst2起到触发的作用，用于触发第一全局清空时序和第二全局清空时序。

第一时钟线lclk和第二时钟线lclkb起到驱动作用，第一时钟线lclk的高电平(在第一子全局清空时序中)的长短决定了各奇数行移位单元输出的高电平的时段的长短，第二时钟线lclkb的高电平(在第二子全局清空时序中)的长短决定了各偶数行移位单元输出的高电平时段的长短。

所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2还用于在输入所述全局清空时序信号之后输入读出时序信号至所述驱动电路21，在读出时序信号的控制下，所述驱动电路21的输出信号用于逐行开启所述像素单元31。

本实施例中，第n行移位单元中，当第二晶体管t2的栅极与第二触发线lstvb连接，相应的，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第二触发线lstvb、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2用于输入所述读出时序信号至所述驱动电路21。

在读出时序信号中，第一全局清空信号线lgrst1和第二全局清空信号线lgrst2的信号均为低电平，各行移位单元中第十晶体管t10均为关态。

在读出时序信号的控制下，第i输出端输出第i行移位单元的输出信号至第i行驱动线41的同时，还关闭了上一行移位单元的输出且触发了下一行移位单元的输出。

在读出时序信号的控制下，第一触发信号stv用于启动第一行移位单元输出信号。

本实施例中，在读出时序信号的控制下，第二触发信号stvb用于关闭第2n行移位单元输出信号。当第二晶体管t2的栅极与所述持续低电平线lvl连接时，所述复位线lrst中的部分信号用于关闭第n行移位单元的输出。

在读出时序信号的控制下，移位单元依次输出开启信号至各行驱动线41，实现像素单元阵列的逐行开启。

需要说明的是，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2，还用于在输入所述全局清空时序信号之后且在输入读出时序信号之前输入帧间间隔时序信号至驱动电路21。

需要说明的是，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2，还用于在输入所述全局清空时序信号之后且在输入读出时序信号之前输入清空时序信号至驱动电路21，在所述清空时序信号的控制下，所述驱动电路21是逐行清空所述像素单元中的残留信号。在其它实施例中，所述复位线lrst、第一时钟线lclk、第二时钟线lclkb、第一触发线lstv、第一全局清空信号线lgrst1和第二全局清空信号线lgrst2不用于输入逐行清空的所述清空时序信号至驱动电路21。

相应的，本实施例还提供一种形成上述面阵传感器的方法，包括：形成传感器电路，所述传感器电路包括像素单元阵列，所述像素单元阵列包括n行像素单元，n为大于等于1的整数；形成驱动电路，形成所述驱动电路的方法包括：形成至少n行移位单元，第i行移位单元的输出信号用于控制第i行像素单元的开启，i为大于等于1且小于等于n的整数；形成所述驱动电路的方法还包括：形成第一全局清空信号线，第一全局清空信号线分别和各奇数行的移位单元连接，第一全局清空信号线中的信号用于触发各奇数行的移位单元同时开启各奇数行的像素单元，使各奇数行的像素单元同时泄放残留电荷；形成第二全局清空信号线，第二全局清空信号线分别和各偶数行的移位单元连接，第二全局清空信号线中的信号用于触发各偶数行的移位单元同时开启各偶数行的像素单元，使各偶数行的像素单元同时泄放残留电荷。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。