基于FPGA的H.264编码装置的制作方法

本实用新型涉及编码装置设计技术领域，尤其是涉及一种基于fpga的h.264编码装置。

背景技术：

随着视频技术不断发展，用户对视频压缩编码、低延迟编解码和传输的要求越来越高，尤其是需要实时操控的视频传输系统，对整体延迟的需求一般低于100ms。而目前普遍使用的是基于arm核心的编解码处理器，延迟一般为100～300ms，不满足低延迟的要求。

此外，对于航拍无人机、fpv无人机这种重量小、体积小的设备，其搭载的视频编码装置、实时图传装置都需要具有较小的尺寸。

由于fpga本身具有强大的并行处理能力和高度可定制能力，基于fpga的视频编解码器相对于基于arm核心的编解码处理器编解码延迟大幅降低，一般能做到整体延迟不超过80ms。但目前大多数基于fpga的编码装置尺寸较大，功耗较高，难以满足小型无人机的需求，因此设计一款超小尺寸的基于fpga的h.264编码装置是非常有必要的。

技术实现要素：

针对现有技术中视频编码装置延迟较大的缺点，本实用新型提出了一种基于fpga的h.264编码装置，该装置在超小型尺寸和较低功耗的模块上实现h.264超低延迟编码，便于用户集到设备当中。

为实现上述技术目的，本实用新型采用的具体技术方案如下：

本实用新型提供一种基于fpga的h.264编码装置，包括供电模块、金手指连接器、fpga最小运行单元，千兆以太网物理层收发器、sdi视频输入模块、hdmi视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源。

fpga最小运行单元包括作为视频编码处理器的fpga芯片、电源模块、ddr3sdram和qspiflash；fpga芯片连接有qspiflash作为启动配置存储器，fpga芯片连接有ddr3sdram作为编码算法的高速缓存。千兆以太网物理层收发器、sdi视频输入模块、hdmi视频输入模块均与fpga芯片连接。本实用新型其选用xilinxartix-7系列fpga芯片作为视频编码处理器。优选地，可以选用xilinxartix-7系列xc7a50t-3csg325e芯片作为视频编码处理器，其共有50k逻辑单元(lc)，在逻辑资源足够的情况下具有较小的尺寸(15mm*15mm)。本实用新型fpga最小运行单元功耗为2w左右。而常规使用xilinxkintex-7系列fpga或xilinxzynq7000系列soc作为视频编码处理器的现有方案，最小运行单元功耗通常为4w左右。

优选地，供电模块使用了4片ti微型高效降压转换器tps82085，将输入电压分别转换为1.0v、1.5v、1.8v、3.3v，用于为h.264编码装置中各组成模块供电。这样，保证了每路3a最大供电电流的情况下将供电模块的各路电源转换电路面积缩减到6mm*5mm。

优选地，本实用新型hdmi视频信号经金手指连接器输入到hdmi视频输入模块，hdmi视频输入模块包括三片txs0101双向电平转换器，分别实现hdmi视频信号中的sda信号、scl信号、hpd信号从5v电平到3.3v电平的转换。

优选地，本实用新型sdi视频信号经金手指连接器输入到sdi视频输入模块，sdi视频输入模块包括sdi视频均衡芯片，sdi视频均衡芯片选用ti的lmh0344芯片。使用lmh0344芯片实现将从源端经过线缆传输到芯片输入端口的sdi视频进行均衡。

优选地，本实用新型千兆以太网物理层收发器选用realtek的rtl8211fi芯片。

本实用新型的有益效果如下：

本实用新型采用ngff2242超小型金手指模块规范，器件选型充分考虑了尺寸和功耗，在满足h.264编码的硬件需求的前提下，选择较小封装和较低功耗的器件。本实用新型选用xilinxartix-7系列fpga芯片作为视频编码处理器，整体延迟低于40ms，远远低于基于编解码处理器的编解码方案。本实用新型的整体尺寸仅为22mm*42mm，整体功耗仅为2.8w，远远低于现有的基于fpga的同类编码装置。

附图说明

图1为本实用新型一具体实施例的结构示意图。

图2为本实用新型一具体实施例其hdmi视频输入模块的电路图。

图3为本实用新型一具体实施例其sdi视频输入模块的电路图。

图4是本实用新型一具体实施例其千兆以太网物理层收发器的电路图；

具体实施方式

为了使本实用新型的技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本实用新型，并不用于限定本实用新型。

参照图1，本实施例提供基于fpga的h.264编码装置，包括供电模块、金手指连接器、fpga最小运行单元，千兆以太网物理层收发器、sdi视频输入模块、hdmi视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源。

fpga最小运行单元包括作为视频编码处理器的fpga芯片、电源模块、ddr3sdram和qspiflash；fpga芯片连接有qspiflash作为启动配置存储器，fpga芯片连接有ddr3sdram作为编码算法的高速缓存。千兆以太网物理层收发器、sdi视频输入模块、hdmi视频输入模块均与fpga芯片连接。

fpga芯片选用xilinxartix-7系列xc7a50t-3csg325e，共有50k逻辑单元(lc)，在逻辑资源足够的情况下具有较小的尺寸(15mm*15mm)。fpga芯片连接有128mbit容量的qspiflash作为启动配置存储器，fpga芯片连接有2gbit容量、16bit位宽的ddr3sdram作为编码算法的高速缓存。

图2为本实用新型一具体实施例其hdmi视频输入模块的电路图。参照附图2，使用三片txs0101双向电平转换器分别实现对hdmi视频信号中的sda信号、scl信号、hpd信号从5v电平到3.3v电平的转换。

图3为本实用新型一具体实施例其sdi视频输入模块的电路图。sdi视频信号经金手指连接器输入到sdi视频输入模块，sdi视频输入模块包括sdi视频均衡芯片，sdi视频均衡芯片选用ti的lmh0344芯片，使用lmh0344芯片实现将从源端经过线缆传输到芯片输入端口的sdi视频进行均衡。ti的lmh0344均衡器可在125mbps至2.97gbps的宽范围数据速率下运行，支持3g、hd、sd三种sdi速率标准。

图4是本实用新型一具体实施例其千兆以太网物理层收发器的电路图；千兆以太网物理层收发器用realtek的rtl8211fi芯片，rtl8211fi芯片的引脚以及其外围电路见图4。realtek的rtl8211fi芯片其具有较高的集成度，符合10base-t、100base-tx、1000base-tieee802.3标准，核心电压为1.0v，可与fpga共用核心供电，rgmii接口电压可配置为3.3/2.5/1.8/1.5v，封装为40-pinqfn(5mm*5mm)。

本实用新型采用ngff2242模块规范，尺寸仅为22mm*42mm，接口为m-key金手指，信号定义为自定义。

综上所述，虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何本领域普通技术人员，在不脱离本实用新型的精神和范围内，当可作各种更动与润饰，因此本实用新型的保护范围当视权利要求书界定的范围为准。