专利名称:一种sonet/sdh接口装置的制作方法
技术领域：
本发明涉及一种光纤接口装置，更具体地说，涉及一种SONET/SDH (Synchronous Optical Network/Synchronous Digital Hierarchy)接口装置。
背景技术：
VoIP 至Ij PSTN (public switched telephone network 公共交换电话网)中继的互联历来使用媒体网关(Media Gateway/MG)和媒体网关控制器(MediaGateway Controller/ MGC，或软交换)的分解结构。媒体网关(MG)的设计通常采用适用于PSTN的时分复用(Time Division Multiplexing/TDM)的组件和原理。这种在存取卡和语音处理设计中使用硬实时的TDM组件的做法降低了从PSTN TDM原理的不对称应用到VoIP中继的设计的可扩展性。 例如，卡和系统设计的H. 110 TDM总线和DSP资源的应用，增加了 MG子系统成本又减少了可扩展性，增加供应商的限制，浪费了专用硬件，这些专用硬件用低成本可扩展的主机处理能力就已足够的。
通常情况下，时分复用系统是基于硬件的实时处理系统，处理主要是在专门的硬件中，监督和控制功能是用软件和更多的通用处理器来实现。这样的结果是通过系统的语音采样的延迟大大低于1毫秒(通常125微秒)。对于媒体网关和VoIP中继来说延迟很大，所以基于硬实时处理的专用硬件方法是没有用的。考虑到RTP G. 711解析数据包的组包延时是30毫秒(或2个数量级以上)和回声消除算法120毫秒延时(或3个数量级以上)，达到125微秒以内的延时的硬件设计是不合理的。而且这种使用硬实时处理的专用硬件既增加了成本又降低了应用的可扩展性，也会导致供应商锁定“C0TS(商用货架产品)” 方案的垄断限制。对于VoIP，语音采样的处理并非一定需要硬实时处理，而且这些处理可以由软件和存储器完成，数据都需要通过主机处理器实现。因此应避免使用这些高费用的元件，这样接口芯片的费用才能大大减少。
一般的通用设计如图8所示。图8有多个demultiplexing的芯片，而本发明有别于现有的设计，是在FPGA处理demuliplexing的功能，让硬件的实现大大简化。
本发明是参考一个开源的E1/T1接入硬件卡Tormenta2和Tormenta3，如图9所示。图9中的4 口 E1/T1卡的结构和本发明是一致的，但本发明是至于SDH/Sonet的实现， 也可以同时接入不同的速率的线路。
发明内容
本发明针对现有技术的上述缺陷，提供一种S0NET/SDH接口装置。无需使用价格高昂的专用硬件，将数据处理移至主机或主机处理器中进行，大大减少了接口芯片的成本， 增强了芯片的可扩展性。
本发明解决其技术问题所采用的技术方案是构造一种S0NET/SDH接口装置，其特征在于，包括依次通过电连接的光收发模块、成帧模块、FPGA模块、PCI接口 ；
所述光收发模块包括多个SFP收发器；[0009]所述成帧模块为支持内部通信总线的S0NET/SDH成帧器；
所述FPGA模块用于实现由所述成帧器提供的77. 76MHz内部通信总线到内部FIFO 的并串转换，所述FIFO用于实现所述芯片与主机之间的动态DMA总线主控的传输。FPGA的主要成本处决于FPGA的内部存储的大小。如在"Tormenta II的实现，Ims的数据会被FPGA 保留，本发明有别于TormentaII的设计是FPGA不会保存数据，而指挥PCI芯片直接把数据写到主机的内存里。这样FPGA的内存需要就大大减低，从而减低FPGA的成本。而负载同步加扰/解扰处理则可以在FPGA执行。
在本发明所述的S0NET/SDH接口装置中，所述多个SFP收发器为多个SFP SX收发器，所述多个SFP SX收发器支持0C-48，或0C-12，或0C-3/EC-3。
在本发明所述的S0NET/SDH接口装置中，所述PCI接口将所述装置直接连接到主机，或连接到一个与主机处理器相连的PCIe接口。
在本发明所述的S0NET/SDH接口装置中，还包括PCIe接口。
在本发明所述的S0NET/SDH接口装置中，所述装置使用的的软件包括卡的专属驱动、RTP驱动、MG多路复用驱动。
在本发明所述的S0NET/SDH接口装置中，所述装置在主机或主机处理器中处理的数据包括SPE和净荷。
实施本发明的S0NET/SDH接口装置，具有以下有益效果将数据处理在主机处理器中进行，避免使用专用硬件，利用主机处理器和软件方法大大减少了接口芯片的成本，提供高密度和高扩展性，延长了接口装置的使用期限，另外设计本身是开放的和免费的，允许在此基础上进行改进，共享和学习，促进价格的可竞争性，同时也抑制了芯片供应商锁定 “C0TS (商用货架产品)”方案。
下面将结合附图及实施例对本发明作进一步说明，附图中
图1是本发明实施例的S0NET/SDH接口装置结构图；
图2是本发明实施例的光收发器示意图；
图3是本发明实施例的S0NET/SDH成帧器示意图； 图4是本发明实施例的FPGA模块示意图；
图5是本发明实施例的PCI接口示意图；
图6是本发明实施例的相关软件示意图；
图7是本发明实施例的TIGI2U载波底盘背面示意图；
图8是现有技术中一般的通用设计结构图；
图9是本发明所参考的一个开源的E1/T1接入硬件卡Tormentd和"TormentU接口结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。[0028]最大化利用主机处理器和软件方法可大大降低接口卡每通道成本，同时提供更大的密度和可扩展性，并消除供应商锁定“C0TS (商用货架产品)”方案。下表列出了本发明的设计与各种传统解决方案的成本比较，是只考虑接口设备成本(而不是主机处理器的成本)的不同接口方案的每通道成本。从表中可以看出，传统方法的接口卡每通道成本范围约为1. 25 5. 65美元，而本文中S0NET/SDH接口装置的每通道成本急剧下降为0. 03美元。
权利要求
1.一种S0NET/SDH接口装置，其特征在于，包括依次通过电连接的光收发模块、成帧模块、FPGA模块、PCI接口 ；所述光收发模块包括多个SFP收发器； 所述成帧模块为支持内部通信总线的S0NET/SDH成帧器；所述FPGA模块用于实现由所述成帧器提供的77. 76MHz内部通信总线到内部FIFO的并串转换，所述FIFO用于实现所述装置与主机之间的动态DMA总线主控的传输。
2.根据权利要求
1所述的S0NET/SDH接口装置，其特征在于，所述多个SFP收发器为多个SFP SX收发器，所述多个SFP SX收发器支持0C-48，或0C-12，或0C-3/EC-3。
3.根据权利要求
1所述的S0NET/SDH接口装置，其特征在于，所述内部通信总线是32 位77. 76MHz或者4*8位77. 76MHz并行数据接口总线。
4.根据权利要求
1所述的S0NET/SDH接口装置，其特征在于，所述PCI接口将所述装置直接连接到主机，或连接到一个与主机处理器相连的PCIe接口。
5.根据权利要求
1所述的S0NET/SDH接口装置，其特征在于，还包括PCIe接口。
专利摘要
本实用新型涉及一种SONET/SDH接口装置，包括依次通过电连接的光收发模块、成帧模块、FPGA模块、PCI接口。所述光收发模块包括多个SFP收发器；所述成帧模块为支持内部通信总线的SONET/SDH成帧器；所述FPGA模块用于实现由所述成帧器提供的77.76MHz内部通信总线到内部FIFO的并串转换，所述FIFO用于实现所述芯片与主机之间的动态DMA总线主控的传输。本实用新型将数据处理在主机处理器中进行，避免使用专用硬件，利用主机处理器和软件方法大大减少了接口芯片的成本，提供高密度和高扩展性，同时也抑制了芯片供应商锁定“COTS(商用货架产品)”方案。本实用新型有别于其他方案，是利用一般主机(如PC)来处理DSP运算如回声消除、编码转换等的工作，从而减低SONET/SDH接口装置的成本。
文档编号H04B10/00GKCN202150855SQ200990100031
公开日2012年2月22日 申请日期2009年6月18日
发明者邝翠珊, 钟国胜 申请人:深圳粤和通科技有限公司导出引文BiBTeX, EndNote, RefMan