专利名称：工艺过程可调的高空间分辨率和低数位分辨率cmos面型图象传感器的制作方法
技术领域：
本发明涉及图象传感器领域，更确切地说，涉及CMOS型面型图象传感器，以及诸如传真机、文档复制器和光学条形码阅读器之类的图象读取、传输和/或复现装置。
目前许多成象系统把固态电荷耦合器(CCD)用作感测输入光，并转换光强为电信号而读出的图象传感器。因为这些电荷耦合器(CCDs)是由为成象目的而设计的高度专业化制造方法所制成的，而CCD制造方法通常与互补金属氧化硅(″CMOS″)器件制造方法不相兼容。现今几乎所有微处理器，专用集成电路(ASICs)和存储器产品都是CMOS型器件。因此，CCD图象传感器需要外置的配套电子设备，通常是CMOS器件，用以提供定时，同步和信号处理功能。CCDs的另一缺点是它们需消耗大量的功率(例如，几瓦特)。而且，高空间分辨率面型CCD传感器是很昂贵的。
CMOS作为硅工艺技术也曾用以完成图象感测。CMOS图象传感器的主要优点是把图象感测，读出，模数转换(ADC)，信号处理，控制和存储器全集成在一个单片上的潜能。这就导致小得多且成本较低的成象系统，同时，它比CCD成象系统消耗少得多的功率。
然而，早期生产的CMOS有大的最小晶体管栅长(例如，大于2微米)。如此大的晶体管尺寸，会使CMOS图象传感器象素，在传统图象感测应用方面，对所需要的空间分辨率来说，显得太大。图象传感器的空间分辨率系指图象传感器阵列(例如，640*480是视频图形适配器VGA的空间分辨率)的平面尺寸。
随着最近对CMOS工艺技术的改进，按照通常叫做莫尔定律(Moore′s law)的指数趋向，每代CMOS器件的晶体管尺寸迅速缩小。大约在1.2微米特征尺寸的情况下，CMOS工艺技术至少对低空间分辨率用户等级应用来说，在制作图象传感器方面已变得具有竞争性。
然而，CMOS工艺技术的继续发展，使CMOS图象传感器面临着一个新的挑战。随着CMOS的最小特征尺寸的缩小(例如，从0.5微米缩小到0.35，0.25，0.18，0.13微米)，用于CMOS器件的供电电压减小，结点深度降低，而掺杂级却增大。这一般导致较小的信号摆幅，降低光电检测器的灵敏度并增大漏电流。结果，信噪比(SNR)和CMOS图象传感器的动态范围很可能会变坏，而导致降低图象品质。因此，随着CMOS工艺的最小特征尺寸继续缩小，将很困难提供高数位分辨率CMOS面型图象传感器。高数位分辨率此处指的是亮度分辨率，并且从根本上是由信噪比所限制的。
为了使CMOS图象传感器获得适当的成象性能，曾经建议对标准CMOS工艺方法作出某种修改(即，对为制作图象传感器特定用途而制作的数字和/或模拟电路所设计的CMOS制造方法加以改变)。这种修改可包括，例如，离子注入的额外步骤，那是为了想要改进CMOS传感器中光电检测器的图象感测性能。
修改标准的CMOS工艺方法的缺点在于，有损于借助用与制造模拟或数字电路相同的CMOS工艺方法制造CMOS图象传感器，来制造图象传感器的基本优点，即，有损于在标准的CMOS生产流水线上制作它们的经济性。
Fossum，E.于1995年IEDM 95，第17-25页上所发表的论文“CMOS图象传感器在一芯片上的电子摄象机”中描述了，应用0.9微米CMOS工艺制造256×256 CMOS图象传感器，以及应用0.5微米CMOS工艺制造1024×1024图象传感器，两者都没有单片集成定时和控制逻辑电路。上述没有集成定时和控制电路的CMOS图象传感器类型，因为缺乏集成化是不符合需要的。所述论文还公开了用1.2微米工艺制成的带有集成定时和控制逻辑电路的256×256 CMOS图象传感器。然而，该芯片的空间分辨率，对像传真机这样一类高空间分辨率的应用来说是太低了。另外，倘若按比例缩到深亚微米范围，从该图象传感器所获得的图象品质就会由于缩减信号电平而降低。
美国专利第5,666,159号叙述了集成在蜂窝式无线电话系统手机中的CCD视频摄象机。然而，由于与CCD关联的一些缺点，该集成CCD摄象机/蜂窝式电话要消耗大量功率，并不适合于单元式应用。
因此，本发明的目的是提供一种具有随着CMOS工艺技术发展能够连续地按比例缩小的最小特征尺寸的高空间分辨率的CMOS图象传感器；本发明的另一目的是提供一种既能够用于文档成象，又能够用于视频成象的CMOS面型图象传感器；本发明的另一目的是提供一种用于诸如传真机成象之类的文档成象的CMOS面型图象传感器；本发明的另一目的是把本发明CMOS面型图象传感器应用于图象感测；以及本发明的再一目的是提供一种用于便携式文档关联的图象应用的CMOS面型图象传感器。
本发明达到了这些和其他目的。本发明提供具有小于6比特的数位分辨率和高空间分辨率的CMOS面型图象传感器。所述CMOS传感器是按照CMOS工艺制造的，其特征在于具有0.35微米或更小的最小栅长(gate length)。该CMOS图象传感器包括一个至少有1000×900象素的象素传感器阵列，以及用于为所述图象传感器生成定时和控制信号的一个定时和控制生成电路。行选电路是为用于选择读出一或多行象素而提供的。列处理器是为用于选择读出一或多列象素而提供的。输入/输出电路是作为CMOS面型图象传感器的数据接口而提供的。所述定时和控制生成电路，行选电路，列处理器和输入/输出电路与象素传感器阵列都单片集成在一起。
最好是，该CMOS面型图象传感器还包括一个用于进行数字信号处理的单片集成数字信号处理器。用于传真应用方面，最好是，该数字信号处理器包含用于传真应用的信号处理装置；用于文档复现或复制，该数字信号处理器包含用于文档复现或复制的信号处理装置；用于条形码读取和译码，该数字信号处理器包含用于条形码读出和译码的信号处理装置。单片集成存储装置也可包含在CMOS面型图象传感器内。
按照本发明的另一方面，提供装备有模拟抖动(analog dithering)的CMOS面型图象传感器。该CMOS面型图象传感器包括用以在模拟信号上完成抖动的模拟抖动装置，所述抖动是在上述模拟信号被转换到数字图象信号之前或期间，而不是在上述信号被数字化以后完成。
按照本发明的另一方面，提供可变数位和空间分辨率CMOS面型图象传感器。该CMOS传感器包括用以完成适当的空间重复取样，以获得所需数位分辨率的装置。该CMOS传感器可用作诸如传真成象和复制之类、低数位分辨率足以满足的文档成象，并可用于需要高数位分辨率的视频成象或摄影术。
按照本发明的另一方面，提供成象设备。该设备包括用以把图象投射到本发明的CMOS面型图象传感器上的光学系统。该CMOS图象传感器具有小于6比特的数位分辨率和高空间分辨率，而且是按照CMOS工艺制造的，其特征在于具有0.35微米或更小的最小栅长。该CMOS图象传感器包括一个至少有1000×900象素的象素传感器阵列，一用于为所述图象传感器生成定时和控制信号的定时和控制生成电路，一用于为读出而选择一或多行象素的行选电路，一用于为读出而选择一或多列象素的列处理器，以及一用以提供数据接口的输入/输出电路。
按照本发明的另一方面，提供一用于网络音频通信和图象传输的通信设备。该设备包括用以提供网络通信的网络通信装置，用于传真运作的本发明CMOS面型图象传感器，以及用以把代表由所述CMOS图象传感器捕获图象的传真图象数据，传送到远程定位的装置。
本发明的上述以及其他各种特征、目的和优点，通过下面介绍连同参照附图将更加明白，附图中
图1为本发明的1比特分辨率和高空间分辨率CMOS面型图象传感器的框图；图2显示图1的CMOS图象传感器的部分电路简图；图3用图解说明用于图1的CMOS面型图象传感器的信号波形；图4为本发明有低数位分辨率却有高空间分辨率的CMOS面型图象传感器的框图；图5显示图4的CMOS图象传感器的部分电路简图；图6举例说明本发明另一种有低数位分辨率却有高空间分辨率的CMOS面型图象传感器的框图；图7-8(B)各自说明本发明有低数位分辨率却有高空间分辨率的CMOS面型图象传感器的其他一些实施例；图9用图解说明本发明的成象设备；以及图10-14分别涉及本发明的通信设备。
按照本发明，提供具有小于6比特的数位分辨率和至少1000×900空间分辨率的CMOS面型图象传感器。所述CMOS图象传感器特别适用于诸如传真成象或文档成象之类的低数位(即，小于6比特)分辨率和高空间分辨率的应用。例如，通过传真传送一美国信件规格文档，面型图象传感器所要求的空间分辨率至少需要1728×1078，而数位分辨率却可能仅为1比特(即，黑和白)。
图1说明在本发明的一个最佳实施例中，用于传真应用方面，有1比特分辨率和空间分辨率为1728×1078的CMOS面型图象传感器100的体系结构。图象传感器100包括，一个用以读出图象，并生成相应电信号，传感器象素有1728×1078象素的二维传感器阵列105。
行选电路110(即，行译码器)被连接到传感器象素行的每一行，它完成两项主要功能(1)借助字线和晶体管M2，选择一或多行传感器象素，用以读出在光检测器PD结点N1处存储的图象信号；和(2)借助复位线和晶体管M1，选择一或多行传感器象素，用以将每个传感器中N1处(借助位线)的信号电平复位。
通过列处理器115读出来自传感器象素每一列的图象信号，该列处理器包括本发明的一个读出电路145。如以下将详述的，信号读出电路145还将模拟信号转换成数字信号，并将这数字信号传送到数字信号处理器130，该数字信号处理器在将经处理的数字信号传送到一I/O接口135之前，完成对数字信号所要求的数字信号处理。在芯片上的存储器125被用来存储数据或软件指令。
在该最佳实施例中，象素阵列，行选电路，列处理器，数字信号处理器，以及I/O接口是全部单片地集成在单一芯片上的。然而，应该明白，存储器和数字信号处理器可以是不与传感器阵列单片地构成在同一芯片上的电路。
在图1中，附插图(insert)140是本发明传感器象素的电路原理图，它包括一光敏元件PD，以及三个晶体管M1，M2和M3。图1中，附插图145示出在列处理器中用以读出象素列的读出电路的电路原理图。在图2中，示出在列处理器中传感器象素与读出电路之间更为详细的连接图示说明。
参照图1和图2，在每个象素传感器140中，为了复位，将晶体管M1的栅连接到行选电路110上。晶体管M2的栅则通过字线被连接到行译码器110上。将晶体管M2的漏端通过位线连接到列处理器115上。读出电路145包括n通道晶体管和p通道晶体管M4，以及一个读放大器。
上述用于1比特传真运作的CMOS传感器的运作情况如下。还参照图3，图中说明全部相关信号的波形，光电二极管PD的结点N1，通过脉冲复位线迅速地接通晶体管M1首先复位到位线上电压Vreset。这时，光电二极管PD开始收集由光信号生成的电荷，随着收集到越来越多电荷的同时，结点N1处的电压V1随之下降。在某一定量曝光时间Texp(收集电荷期间)之后，经由包含晶体管M3和M4的反相电压放大器读出电压V1＝Vreset-ITexp/Cd，此处，I表示光子感应电流，而Cd代表在结点N1上的寄生电容。
该反相电压放大器包括构成数字反相器的晶体管M3和M4。图象信号经过反相电压放大器以后，被送往读放大器，后者将其转换成二进制值，并将其提供给数字信号处理器130。
按照本发明，数字信号处理器130包括一传真编码单元，把从读放大器接收到的信号压缩并格式化成一种传真就绪数据。在一个实施例中，所述格式是国际电报电话咨询委员会传真组III(CCITT Fax Group III)。最后，将该输出传真就绪数据送出到系统主存储器(未示出)，或主存储器(未示出)，并保存用于校对工作，传真发送，打印或复审。
本发明这种1比特，1728×1078 CMOS面型图象传感器的一个主要优点是其简单性—不需要外置的模数转换器(ADC)或不用它来读出图象信号。反相电压放大器(也是数字反相器)和读放大器共同运作将二进制图象数据提供给数字信号处理器。
按照本发明，由图1中说明的CMOS图象传感器，或在数字化之前通过改变光电二极管的复位值，或在数字化期间通过改变反相放大器的阈值，来完成模拟半色调(即，模拟抖动)。这将在下文中详细加以叙述。
对低数位分辨率应用来说，往往会希望完成抖动以弥补低数位图象的不良品质。例如，灰度传真图象实在是1比特黑白图象。为了生成这样一种图象，已有的常规方法是，首先获得品质高得多(例如，4-5比特或更高)的图象，然后，加上一抖动矩阵(dithering matrix)将灰度图象半色调成1比特黑白图象。
在描述模拟抖动之前，先对数字抖动简要地加以描述。假定在一传真图象中，一特定象素有一模拟输入X，该模拟输入将被转换为1比特信号Xb(“b”指的是象素的定位或座标)。假定将X标准化为(0，1)。假如没有进行抖动，那么，数字化以后，如果X＜1/2则Xb简单地为“0”，如果1/2＜＝X＜1则Xb为“1”。换句话说，即把X与阈值1/2相对比。如果进行抖动，那么，X将与一取决于象素位置的阈值(例如，7/16)相对比。
象素位置指的是象素的相对位置，与其他象素相比它与某一特定阈值有关。例如，将一4×4抖动掩模(dithering mask)重复地施加在一图象上(即，把4×4掩模平铺在整个图象之上)，抖动掩模的每个象素涉及一个阈值，如同下示那样0/16 1/16 2/16 3/164/16 5/16 6/16 7/168/16 9/16 10/16 11/1612/1613/1614/16 15/16于是左上角象素(1，1)有一阈值为0/16，象素(1，2)有一阈值为1/16，象素(2，4)(即，在第二行上的第四象素)有一阈值为7/16。同样，象素(1，5)与象素(1，1)相同，有一值为0/16；象素(2，5)与象素(2，1)相同，有一值为4/16。
为实施数字抖动，首先要将X数字化为一4比特数字数Xd，然后同数字域中7/16对比以获得Xb。应当指出，可以用一阈值为7/16的比较器，或通过把值1/16加到Xd上，然后与一固定阈值1/2作比较，而做到与不同的阈值(即，7/16)进行对比。
按照本发明，将抖动施加到模拟域中输入信号上，然后用一简单反相器获得1比特数字码。
首先，按照以下关系式可以改变反相放大器的阈值
此处复位电压Vres，是提供到晶体管M4源极上的电压。Vtp是PMOS晶体管M4的阈电压；而VtN是NMOS晶体管M3的阈电压。
K3表示为单位K3＝μnCoxW3/L3，此处μn是电子迁移率，Cox是栅氧化膜的单位电容，而W3和L3则分别为晶体管M3的栅宽和栅长。K4表示为K4＝μpCoxW4/L4，此处μp是空穴迁移率，Cox是栅氧化膜的电容，而W4和L4则分别为晶体管M4的栅宽和栅长。
从以上的方程式可见，通过改变Vres，Vinv(即，加在晶体管M4栅上的电压)和/或K4/K3可以改变反相器阈。K4/K3可通过改变晶体管M3和/或M4的尺寸而改变。
其次，光检测器复位值按以下两种方法之一设定或改变1)在复位期间，行存取晶体管M2接通(经由字线)，因此复位值是由来自晶体管M4的电流源设定的，而它受控于加在晶体管M4栅上的Vinv。此时，Vreset和反相器阈值相等。2)在复位期间，行存取晶体管M2保持断开(经由字线)；此时，Vreset和Vres相等。
模拟抖动的优点在于它免除数字抖动。此外，对于1比特应用来说，它甚至不需要模数转换器。
应当指出，如上所述本发明模拟抖动(即，半色调)方法的应用并不局限于最佳实施例的特定CMOS面型图象传感器。它也可用于其他类型的CMOS传感器，包括，但不局限于，具有传统无源象素传感器(PPS)，传统有源象素传感器(APS)，或象素级ADC传感器阵列的CMOS图象传感器。
按照本发明，如上所述，模拟抖动是通过改变复位值而获得的，这是借助或在读出之前加一信号到象素上，或改变比较器阈值完成的。
模拟相加可以通过改变各象素光检测器的复位值来做到，可变阈值比较器为电路设计者所周知可按各种不同方法予以实现。应当明白，需要时，数字抖动也可以在模拟抖动之后加以实现。
在本发明的另一实施例中，如图4中所示，提供一低数位分辨率和高空间分辨率CMOS面型图象传感器200，用于比1比特大但小于6比特的场合运作。在图5中，示出在象素和列处理器之间更为详细的连接图示说明。该实施例与图1中示出的实施例的不同之点在于，图1中连接到位线的读放大器现已用一将模拟图象信号转换成数字图象信号的低数位(即，小于6比特)的ADC予以替代。更可取的是，如在本说明书前文中所述，其模拟抖动是按通过改变象素的复位值和借助修正低数位ADC的ADC量化级方式而实现。例如，对一低数位单斜率ADC来说，用ADC进行模拟抖动也可以通过在RAMP电压的起始电压或计数器的起始时间加入一偏移量来实现。模拟抖动也可以用其他低数位ADC体系结构，例如，快速ADC，逐次比较ADC，逐次近似ADC和算法ADC加以实现。
参照图6，按照本发明的另一实施例，提供一低数位分辨率和高空间分辨率的CMOS面型图象传感器。该图象传感器适合于包括，一个在其列处理器中用于1比特运作的读放大器，以及一个也在列处理器中用于比1比特大但小于6比特运作的低数位ADC。对于1比特运作，不用到所述ADC，且该CMOS面型图象传感器的运作与图1的运作情况相同。对于比1比特大但小于6比特运作时，应用所述低数位ADC，但不用读放大器，且该CMOS面型图象传感器的运作与图4的运作方式相同。更可取地，在该CMOS图象传感器中，通过改变各象素的复位值也可获得模拟抖动。
反相放大器(晶体管M3，M4和M5)用的是公用源体系结构。可以看作为由两个放大器组成，该两个放大器共享象素中同一个跨导晶体管M3。更确切地说，晶体管M3和负载晶体管M4构成一个数字反相器，而晶体管M3和负载晶体管M5却构成一个模拟反相放大器。
在黑白(1比特)应用，例如，传真成象的情况下，应用数字反相器(包括晶体管M3和M4)，而不利用模拟反相放大器(包括晶体管M3和M5)。图象信号在通过数字反相器以后被送到读放大器，它使其转换成二进制值，并将其提供给数字信号处理器。
相反地，在大于1比特分辩率运作的情况下，应用模拟反相放大器(包括晶体管M3和M5)，而不用数字反相放大器(包括晶体管M3和M4)。图象信号在通过模拟反相放大器以后，被送到低数位ADC，它使其转换成二进制值，并将其提供给数字信号处理器。
在上述最佳实施例中，每个象素传感器包含一光电检测器和一反相电压放大器。该光电检测器可以是，光电二极管，光电选通脉冲型检测器，或光敏晶体管。然而，应该明白，本发明的低数位分辨率和高空间分辨率的CMOS面型图象传感器，并不局限于在最佳实施例中所描述的特定象素结构。也可用其他已知的象素结构来代替此处描述的首选象素结构。例如，图7图示说明一种具有传统已知APS结构那种象素结构的低数位分辨率和高空间分辨率CMOS面型图象传感器；一个低数位ADC被用来将模拟图象信号转换成数字图象信号。更可取地，上述CMOS图象传感器还如前所述那样完成模拟抖动。
图8(A)和8(B)图示说明一种具有传统已知PPS结构那种象素结构的1比特分辨率和高空间分辨率CMOS面型图象传感器。将一反相器(在图8(A)中)或一反相放大器(在图8(B)中)与1比特比较器一起用在列处理器中，用来将模拟图象信号转换成数字图象信号。有利地，在上述传感器中不用ADC。若有需要时，也能在APS和象素级ADC传感器放大器中提供电子快门。
按照本发明的另一个方面，提供一种可变空间和数位分辨率的CMOS面型图象传感器。所述CMOS图象传感器具有可编程的空间分辨率和数位分辨率。通过用空间重复取样，损失空间分辨率的情况下，来获得所述高数位分辨率。
按照本发明，应用模拟抖动和数字处理以获得空间重复取样，从而灵活和有效地取得数位分辨率。在一个最佳实施例中，一种可变空间和数位分辨率的CMOS图象传感器，具有如前面更早些描述过的高空间分辨率和低数数位分辨率CMOS面型图象传感器相同的结构。此外，所述CMOS传感器还包含按照本发明的如下规则系统实现空间重复取样的装置。
在象素阵列中，将一N×M象素块组合在一起构成一超级象素。假设将最大电压摆幅规格化为1，同时各象素已被量化为没有模拟抖动的比特m(例如，对黑和白来说，m＝1)。那些象素值由X(1，1)，X(1，2)，……X(n，m)来表示。还假定总的干扰电平(即，热干扰，基片干扰，地面反跳，馈通干扰)小于但接近等于2-n(可通过测试来确定n值)。按照相关值n和m，我们把它们分成两种情况。
倘若n＜＝m，这意味着总干扰电平超过量化干扰。在该种情况下，虽然将单一象素量化为m比特，但有效数位分辩率仅为n比特。在这种情况下，通过计算均值，X(1，1)，X(1，2)，……，X(n，m)＝(X(1，1)+X(1，2)+X(1，3)……+X(n，m))/(N×M)来获得超级象素值。可合理假定，系统干扰对各象素来说是互不相关的，所以，X(1，1)+X(1，2)+……+X(n，m)的总干扰约为(N×M)0.5倍，而信号生长约为N×M倍。这样就使信号干扰比按(N×M)0.5倍增长，或按0.5log2(N×M)比特来增长有效比特分辨率。通常，该方法要获得增长一比特分辩率须有4倍的空间重复取样，例如，通过把4象素组合在一起而增加一比特分辨率，通过把16象素组合在一起而增加二比特分辨率，通过把64象素组合在一起而增加三比特分辨率。
当n＞m时，如上所述的数字求和方法不起作用。而代之以，将模拟抖动首先应用到量化m比特。这时，如果2n-m+1-1＞＝N×M，那么，设定L＝N×M，否则，就设定L＝2n-m+1-1。在这种情况下，首先将L象素组合在一起以构成n比特超级象素。但是，如果L＜N×M，我们应用在前面段落所论及的技术，构成一个超-超级象素以取得甚至更高的数位分辨率。为便于说明起见，若将X(1，1)重新标号为X1，X(1，2)重新标号为X2，并将X(n，m)重新标号为XL，则加到X1，X2，……XL的抖动值为i/(2m-1(L+1))，其中就i而言，分别为i＝-(L-1)/2，-(L-1)/2+1，……，(L-1)/2。
为获得所述超级象素值，可取用以下两种方法中的任一种。
方法1包括以下过程1)如果L为奇数，设定S＝X(L+1)/2；如果L为偶数，设定S＝XL/2；2)设定S_V＝max(0，S-1)；3)设定dx＝(L+1)*s_v/2+(x0＞s_v)+……(xL＞s_v)，此处(X＞Y)若为真，则定义为1，否则，则定义为0；以及4)所述最终超级象素值为dx/2(m-1)*(L+1))。
方法2包括以下过程1)设定两个变量，上界UB＝1，下界LB＝0；2)对每个i而言，分别为i＝1，2，……L，NLB＝floor(xi*2m)；NUB＝floor(xi-i*2/(L-1)*2m)；若NLB＞LB，那么LB＝NLB；若NUB＜UB，那么UB＝NUB；在重复执行完X1，……XL循环之后，所述最终象素值就在LB和UB之间(例如，(LB+UB)/2)；最好是，将一种或两种方法都在CMOS图象传感器的列处理器块中加以实现，该CMOS图象传感器可用于视频成象以及摄影术。这样，就提供了一种可变空间和数位分辨率的CMOS面型图象传感器，它可用于要求高数位分辩率但低空间分辨率的视频成象或摄影术，以及用于文挡成象，如复印和传真，其要求高空间分辨率但低数位分辨率。应该明白，本发明并不局限于此中所述的特定空间重复取样技术或算法；也可应用任何其他的空间重复取样技术或算法。
按照本发明，应用本发明的高空间分辨率和低数位分辨率CMOS面型图象传感器，可提供各种具有成象能力的设备，例如，具有传真功能的集成蜂窝式电话，条形码阅读器，照相复印机，或机器视觉成象系统。
参照图9，按照本发明的另一实施例，在最佳实施例中一成象系统200，包括本发明用以读出文档215图象的，低数位分辨率和高空间分辨率CMOS面型图象传感器210；以及一个光学系统，它包括一个闪光灯225，它通过一透镜230用以照亮文档215，以及一透镜220，用于把所述文档的图象投射到所述CMOS型图象传感器上。本发明的CMOS面型图象传感器210有小于6比特的数位分辨率和高空间分辨率，而且是按照CMOS工艺制造的，其特征在于具有0.35微米或更小的最小栅长。该CMOS图象传感器包括一个至少有1000×900象素的象素传感器阵列，一用于为所述图象传感器生成定时和控制信号的定时和控制生成电路，一用于为读出而选择一或多行象素的行选电路，一用于为读出而选择一或多列象素的列处理器，以及一用以提供数据接口的输入/输出电路。更可取地，该CMOS传感器还包括一用以完成数字信号处理的数字信号处理器和一在芯片上的存储装置。更加可取的是，该CMOS图象传感器还包括一个电子快门。
此外，成象系统200可包括一个在CMOS传感器外部的存储装置，用以存储由CMOS传感器捕获的图象。更可取地，成象系统200还包括电和/或机械的开关装置，用以接通闪光灯，并在同一时间打开在所述CMOS传感器中的电子快门。
在一最佳实施例中，所述成象系统是一台复印机，用以把印刷图象复现到一有形媒体上，例如，一页纸上。该系统还包含把由所述CMOS传感器提供的上述印刷图象表示的数据，用以复现这种图象在有形媒体上的装置。
在另一最佳实施例中，所述成象系统是一台条形码阅读器。该系统还包括译码装置，它用于接收与由本发明CMOS面型图象传感器读出的这种条形码相对应的图象数据，并对上述条形码图象进行译码以生成与其相对应的码。
按照本发明的另一实施例，提供一通信设备，它能够传输由一高空间分辨率和低数位分辨率面型图象传感器提供的话音信号和图象信号。参照图10，在一最佳实施例中，所述通信设备是蜂窝式手机300，它包括外壳305，天线310，快门按钮315，扬声器320，显示屏325，键区按钮330和麦克风335。手机内部(未示出)是本发明的低数位分辨率和高空间分辨率CMOS面型图象传感器。手机底部露出成象透镜340，用以把待传输图象投射或存储到CMOS面型图象传感器上。闪光光源配备在手机底部，用以为成象提供照度。在图11中，示出手机的正面，侧面，顶面和底面视图。
参照图12，图中说明手机的功能块图，该手机包括经由天线用于接收和传输信号的RF接收器和传输器功能块400。用于对手机提供电源和频率控制的电源和频率功能块405。所述手机还包括传真和基带处理器410，供输出给扬声器，显示和/或数据端口的输出功能块415，连接到麦克风，键区和/或数据端口的输入功能块420，用以控制电子快门(在CMOS面型图象传感器上)的图象控制功能块425，以及用以存储图象数据或其他数据类型的存储功能块430。提供CMOS面型图象传感器经由图象透镜被用于读出图象，例如文档。更可取的是，该CMOS图象传感器包括在芯片上的电子快门，数字信号处理器用以完成信号压缩和传真编码。
在所述最佳实施例中，所述手机特别适合于附加网络话音通信的传真运作。图13示出在最佳实施例中，用于模拟蜂窝式电话手机的程序流程图。图14示出在最佳实施例中，用于数字蜂窝式电话手机的程序流程图。
最佳实施例中，所述CMOS图象传感器有小于6比特的数位分辨率和高空间分辨率，而且是按照CMOS工艺制造的，其特征在于具有0.35微米或更小的最小栅长。该CMOS图象传感器包括一个至少有1000×900象素的象素传感器阵列，用于为所述图象传感器生成定时和控制信号的定时和控制生成电路，用于为读出而选择一或多行象素的行选电路，用于为读出而选择一或多列象素的列处理器，用以完成数字信号处理的数字信号处理器，以及用以提供数据接口的输入/输出电路。更可取地，该数字信号处理器为传真传输完成编码和/或压缩图象数据。
按照本发明的另一实施例，提供既有视频又有传真功能的蜂窝式电话。该蜂窝式电话包括，如在本说明书中较早段落中描述的，本发明既可用于文档成象又可用于视频成象的可变空间和数位分辨率CMOS面型图象传感器。
按照本发明的另一实施例，提供一种用于计算机和互联网通信的可编程视频/摄影/文档成象的输入设备。该输入设备包括本发明的可变空间和数位分辨率CMOS面型图象传感器，所述传感器如在本说明书的较早段落中曾描述过可用于视频，摄影和文档成象。
按照本发明的另一实施例，提供一种用于电视电话和电话电视会议的可编程视频/摄影/文档成象的输入设备。该输入设备包括，如在本说明书的较早段落中曾描述过的，本发明的可变空间和数位分辨率CMOS面型图象传感器。上述设备可经由各种传输媒体，例如，互联网，非对称数字用户线(ADSL)通道，电缆连接，卫星，光纤网络和诸如异步传输方式(ATM)那样的宽带网通信。
按照本发明的另一实施例，提供一种用于电视机顶盒或万维网电视的可编程成象输入设备。该输入设备包括，如在本说明书的较早段落中曾描述过的，本发明的可变空间和数位分辨率CMOS面型图象传感器。
对熟悉本技术领域的人士来说将会明白，在本发明的范围内可以作出许多修改，因此，只按照以下的权利要求书来限制本发明。
权利要求
1.一种工艺过程可调的、分辨率可变的图象传感器，其特征是，它包括多个按二维阵列形式成形的传感器电路；所述每个传感器电路包含一传感器象素和一调整电路；所述传感器象素当被曝露于入射光时，产生一模拟信号；所述调整电路按照一预先规定的参数调整所述模拟信号；其中所述预先规定的参数是有选择地配置的，从而使与所述传感器象素邻近的传感器象素中调整电路的参数有所不同；以及一包含多个读出电路的列处理器；所述每个读出电路与所述传感器电路的列耦合，从那里接收所述经调整的模拟信号，并将所述经调整的模拟信号转换成一数字信号。
2.如权利要求1所述的工艺过程可调的、分辨率可变的图象传感器，其特征是，所述每个读出电路是具有预先规定阈的比较器；以及所述比较器以单一比特格式，输出代表或高于、或低于预先规定阈的所述经调整的模拟信号的所述数字信号。
3.如权利要求2所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述列处理器使一组以所述比特格式表示的数字信号，按照一套与所述预先规定的参数关联的设定规则，结合成以较高数位分辨率而降低空间分辨率格式表示的单一组合数字信号。
4.如权利要求3所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，在所述组中有N乘M个所述数字信号；所述较高数位分辨率至少为[1+0.5log2(N×M)]比特精确性，而所述降低的空间分辨率格式为不大于1/(N×M)。
5.如权利要求1所述的工艺过程可调的、分辨率可变的图象传感器，其特征是，还包括一用以存储编码指令的存储器；以及一数字信号处理器；与所述存储器耦合；执行所述编码指令，以按照预定要求处理来自所述列处理器的数字信号。
6.如权利要求5所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述预定要求与传真通信标准有关，以便能将所述经处理的数字信号传送到供打印的传真机。
7.如权利要求6所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述数字信号处理器是与所述传感器电路单片地集成在一起的。
8.如权利要求1所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述每个读出电路是将所述经调整的模拟信号数字化为所述数字信号的一个模数转换器。
9.如权利要求8所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，还包括一用以存储编码指令的存储器；以及一数字信号处理器；与所述存储器耦合；执行所述编码指令，使来源于所述传感器电路块的诸数字信号，按照一套与所述预先规定的参数关联的设定规则，结合而构成以较高数位分辨率而降低空间分辨率格式表示的单一数字信号。
10.如权利要求9所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述单一比特格式是一二进制格式；以及，在所述组中有N乘M个所述数字信号；所述较高数位分辨率至少为0.5log2(N×M)比特精确性，而所述降低的空间分辨率格式为不大于1/(N×M)。
11.如权利要求8所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述列处理器使来源于所述传感器电路块的诸数字信号，按照一套与所述预先规定的参数关联的设定规则，结合而构成以较高数位分辨率而降低空间分辨率格式表示的单一数字信号。
12.如权利要求1所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述预先规定的参数是一施加到所述每个传感器电路上使所述模拟信号相应地放大的电压。
13.如权利要求1所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述调整电路通过对其加上一预先规定的电压而调整所述模拟信号，从而使所述模拟信号相应地逐步升级。
14.一种工艺过程可调的、分辨率可变的图象传感器，其特征是，它包括多个按二维阵列形式排列的传感器象素；当所述传感器象素被曝露于入射光时，所述每个传感器象素产生一模拟信号；以及一包含多个读出电路的列处理器；所述每个读出电路与所述输出模拟信号的传感器象素的列耦合，它包含一调整电路，它按照预先规定的标示所述每个所述读出电路的参数，在把所述每个所述模拟信号转换到数字信号之前或期间，调整所述每个模拟信号；其中所述预先规定的参数与在邻近所述读出电路中各自的参数不同。
15.如权利要求14所述的工艺过程可调的、分辨率可变的图象传感器，其特征是，所述每个读出电路还包括一具有预先规定阈的比较器；所述比较器接收来自所述调整电路的所述经调整的模拟信号；以及所述比较器以来自所述经调整的模拟信号的单一比特格式，分别地输出数字信号；所述数字信号代表或高于、或低于所述预先规定阈的所述经调整的模拟信号。
16.如权利要求15所述的工艺过程可调的、分辨率可变的图象传感器，其特征是，还包括一用以存储编码指令的存储器；以及一数字信号处理器；与所述存储器耦合；按照预定用途执行所述编码指令，处理来自所述列处理器按所述单一比特格式的所述数字信号。
17.如权利要求16所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述预定用途与传真通信标准有关，以便能将所述经处理的数字信号传送到供打印的传真机。
18.如权利要求16所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述预定用途是使来源于所述传感器电路块的诸数字信号，按照一套与所述预先规定的参数关联的设定规则，结合而构成以较高数位分辨率而降低空间分辨率格式表示的单一数字信号。
19.如权利要求18所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，在所述组中有N乘M个所述数字信号；所述较高数位分辨率至少为[1+0.5log2(N×M)]比特精确性，而所述降低的空间分辨率格式为不大于1/(N×M)。
20.如权利要求19所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，所述数字信号器是与所述传感器电路单片地集成在一起的。
21.如权利要求14所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，每个所述读出电路还包含一个接收来自所述调整电路的所述经调整的模拟信号，并顺序地将所述经调整的模拟信号转换成数字信号的模数转换器。
22.如权利要求21所述的工艺过程可调的、分辨率可变的图象传感器，其特征是，还包括一用以存储编码指令的存储器；以及一数字信号处理器；与所述存储器耦合；执行所述编码指令，使来源于所述传感器电路块的诸所述数字信号，按照一套与所述预先规定的参数关联的设定规则，结合而构成以较高数位分辨率而降低空间分辨率格式表示的单一数字信号。
23.如权利要求22所述的工艺过程可调的、分辨率可变的图象传感器；其特征是，在所述组中有N乘M个所述数字信号；所述较高数位分辨率至少为[1+0.5log2(N×M)]比特精确性，而所述降低的空间分辨率格式为不大于1/(N×M)。
24.一种用以从一个图象传感器提供工艺过程可调的、分辨率可变的数字图象信号的方法，其特征是，所述方法包括从一按二维阵列形式排列的传感器电路阵列中生成图象信号；所述每个传感器电路包含一当被曝露于入射光时，产生一个所述图象信号的传感器象素；按照一参数阵列调整所述图象信号，至少所述参数之一与至少两个其紧邻参数不同；以及，将所述经调整的图象信号转换成一数字信号。
25.如权利要求24所述的方法；其特征是，所述每个传感器电路还包含一调整电路，所述调整电路使所述一个图象信号按照所述一个参数加以调整。
26.如权利要求25所述的方法；其特征是，所述调整电路对所述一个图象信号加一适合所述一个参数的电压信号，从而使所述一个图象信号相应地逐步升级。
27.如权利要求25所述的方法；其特征是，所述调整电路是按照一个所述参数在其上施加一电压的放大器，从而使所述一个图象信号相应地得以放大。
28.如权利要求24所述的方法；其特征是，所述转换所述经调整的图象信号包括将所述经调整的图象信号与一预先规定的阈进行对照；以及生成所述数字信号。
29.如权利要求24所述的方法；其特征是，所述转换所述经调整的图象信号包括接收所述经调整的图象信号的各列；分别按并行方式将所述经调整的各列图象信号与一预先规定的阈进行对照；以及产生所述数字图象的各列。
30.如权利要求24所述的方法；其特征是，所述转换所述经调整的图象信号包括接收所述经调整的图象信号的各列；以及分别按并行方式将所述经调整的各列图象信号数字化为所述数字图象的各列。
31.如权利要求30所述的方法；其特征是，所述方法还包括根据所述参数阵列，将所述数字图象各块结合成一新的数字信号阵列；所述每个新的数字信号，对应于一个所述数字图象的所述块，并按照一套与所述预先规定的参数关联的设定规则，以较高的数位分辨率和降低的空间分辨率格式表示。
32.如权利要求31所述的方法；其特征是，在所述组中有N乘M个所述数字信号；所述较高数位分辨率至少为[1+0.5log2(N×M)]比特精确性，而所述降低的空间分辨率格式为不大于1/(N×M)。
33.如权利要求24所述的方法；其特征是，所述参数阵列是与抖动所述图象信号的数字矩阵相一致。
34.一种用以从一个图象传感器提供工艺过程可调的、分辨率可变的数字图象信号的方法，其特征是，所述方法包括从一按二维阵列形式排列的传感器电路阵列中生成传感器信号；所述每个传感器电路包含一传感器象素，一调整电路和一比较器；所述传感器象素当被曝露于入射光时，生成一个所述传感器信号；按照一参数阵列调整所述传感器信号，至少所述参数之一与至少两个其紧邻参数不同；以及，通过应用所述比较器，将所述每个经调整的传感器信号转换成代表或高于、或低于所述预先规定阈的所述经调整的传感器信号的一个所述图象信号。
35.如权利要求34所述的方法；其特征是，所述参数阵列按照一传真标准导致抖动所述传感器信号。
36.如权利要求35所述的方法；其特征是，所述图象信号可被输出到一传真机。
37.如权利要求34所述的方法；其特征是，通过将一电压施加到所述象素电路之一中各自的调整电路上，而提供所述每个参数。
38.如权利要求34所述的方法；其特征是，所述参数阵列是按照二维矩阵形式并重复平铺直至遍及整个所述图象传感器而成形的。
全文摘要
本发明涉及一种可嵌入在便携式成象系统中的CMOS图象传感器。这种具有高空间分辨率及低数位分辨率的CMOS面型图象传感器,不仅能够使诸如蜂窝式传真电话机,便携式复印机,条形码阅读机之类的便携式成象系统得以实现,而且其能够以标准数字化CMOS工艺方法,特别是0.35微米及以下的工艺方法制造出来。本发明也公开了一些利用这种CMOS图象传感器的便携式成象系统。本发明还公开了一种具有可变空间分辨率和数位分辨率的CMOS图象传感器。起初是高空间分辨率、低数位分辨率的图象传感器,通过把一组最邻近象素的信息借助空间重复取样结合成单一的超象素,即获得高的数位分辨率。这种可变的CMOS图象传感器可用于供文档和视频成象或摄影术的多功能成象设备。
文档编号H04N1/04GK1270471SQ9911689
公开日2000年10月18日 申请日期1999年9月22日 优先权日1998年9月22日
发明者杨晓东, 邓中韩 申请人:杨晓东, 邓中韩