MMAND数据模块用于将所述RGB分屏视频信号转换为COMMAND数据；
[0040]MIPI组包分配模块用于将所述VIDEO数据组成MIPI数据长包发送至HSDT传输模块，并将缓存的COMMAND数据组成MIPI数据长包然后根据所述配置参数分别发送至所述HSDT传输模块(8)和LPDT传输模块；
[0041]所述HSDT传输模块用于将接收MIPI数据长包转换为MIPI HS时钟信号和MIPIHS数据信号，并根据所述配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号；
[0042]所述LPDT传输模块用于将所述MIPI数据长包转换成标准MIPI LPDT数据信号并输出；
[0043]所述MIPI信号输出模块用于根据所述配置参数中的传输时序向MIPI模组输出所接收的所述HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者所述MIPI LPDT数据信号。
[0044]本发明的有益效果在于:
[0045](I)本发明适用于采用分屏特性的81ane、161ane MIPI模组的Video和COMMAND显示方式，遵从于MIPI DS1、DCS、DPHY协议。
[0046](2)本发明所实现的Video和COMMAND方式均可以在HS状态下以数据流形式发送给模组，并且，COMMAND方式也可以在LP状态下以LPDT传输模式发送给MIPI模组。
[0047](3)本发明适用于不同分辨率、尺寸、不同RGB颜色特性、不同MIPI传输率模组，可应用于8LANE、161ane的模组。适用于不同Video显示方式(Burst和Non-burst)、不同COMMAND显示方式(分行方式、分段方式、全帧方式)的模组，且信号传输可靠无错误。
[0048](4)本发明所需的相关操作配置(如MIPI模组配置指令、RGB配置参数、Video方式、COMMAND方式配置参数等、视频传输方式)均可由上层软件配置，从而使操作简便、快捷，当配置完成后再无需人工控制。
[0049](5)本发明可通过用FPGA芯片来实现所述功能；FPGA是市场常见芯片，本发明不仅工作稳定可靠、实现容易，而且实现成本较低，避免了因使用外接桥接芯片的技术方案而导致的设计、使用复杂、稳定性差、设计成本高等问题。
【附图说明】
[0050]图1为本发明基于FPGA实现8LANE、16LANE MIPI信号的装置的电路方框图；
[0051]图2为本发明基于FPGA实现8LANE、16LANE MIPI信号的方法的流程图。
[0052]图中:MIPI控制模块1，视频转换模块2，RGB分屏同步信号模块3，RGB分屏数据模块4，VIDEO数据模块5，COMMAND数据模块6，MIPI组包分配模块7，HSDT传输模块8，LPDT传输模块9，MIPI信号输出模块10，MIPI模组11。
【具体实施方式】
[0053]以下结合附图和具体实施例对本发明作进一步的详细描述。
[0054]如图1所示，本发明所提供的基于FPGA实现8LANE、16LANE MIPI信号的装置，包括MIPI控制模块1、视频转换模块2、RGB分屏同步信号模块3、RGB分屏数据模块4、VIDEO数据模块5、COMMAND数据模块6、MIPI组包分配模块7、HSDT传输模块8、LPDT传输模块9和MIPI信号输出模块10。
[0055]MIPI控制模块I分别与视频转换模块2、RGB分屏同步信号模块3、VIDEO数据模块5、MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10连接，视频转换模块2分别与RGB分屏同步信号模块3和RGB分屏数据模块4连接，RGB分屏同步信号模块3分别与RGB分屏数据模块4和VIDEO数据模块5连接，RGB分屏数据模块4分别与VIDEO数据模块5和COMMAND数据模块6连接，VIDEO数据模块5和COMMAND数据模块6连接，VIDEO数据模块5、COMMAND数据模块6分别与MIPI组包分配模块7连接，MIPI组包分配模块7分别与HSDT传输模块8和LPDT传输模块9连接，HSDT传输模块8、LPDT传输模块9分别与MIPI信号输出模块10连接，MIPI信号输出模块10与MIPI模组11连接。
[0056]MIPI控制模块I用于根据上层配置控制信号产生配置参数并传送至视频转换模块2、RGB分屏同步信号模块3、VIDEO数据模块5、MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10 ；
[0057]视频转换模块2用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号。
[0058]RGB分屏同步信号模块3用于根据每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号。
[0059]RGB分屏数据模块4用于根据每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号。
[0060]VIDEO数据模块5将RGB分屏视频信号转换为VIDEO数据。
[0061 ] COMMAND数据模块6用于将RGB分屏视频信号转换为COMMAND数据。
[0062]MIPI组包分配模块7用于将VIDEO数据组成MIPI数据长包发送至HSDT传输模块8，并将缓存的COMMAND数据组成MIPI数据长包然后根据配置参数分别发送至HSDT传输模块8和LPDT传输模块9。
[0063]HSDT传输模块8用于将接收MIPI数据长包转换为MIPI HS时钟信号和MIPI HS数据信号，并根据配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPIHS数据信号以及LP状态下的LP电平信号。
[0064]LPDT传输模块9用于将MIPI数据长包转换成标准MIPI LPDT数据信号并输出。
[0065]MIPI信号输出模块10用于根据配置参数中的传输时序向MIPI模组11输出所接收的HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者MIPI LPDT数据信号。
[0066]如图2所示，根据上述装置实现基于FPGA实现8LANE、16LANE MIPI信号的方法的具体步骤包括:
[0067]I)上层(可以是MCU、PC、或其他控制设备)首先设置好配置信息，并通过以太网、串口、USB等常用接口将配置信息通过上层配置控制信号发送给MIPI控制模块I。MIPI控制模块I再将上层配置控制信号中的配置信息还原成各个配置参数和指令送给其他相关模块。这些配置参数包括分屏配置参数(8LANE分屏方式或者16LANE分屏方式),VIDEO或者COMMAND显示方式、MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率、输出电气参数等。
[0068]2) MIPI控制模块I将模组开屏指令送入COMMAND数据模块6将其转换成COMMAND数据并送入MIPI组包分配模块7组包为MIPI数据包，再将MIPI数据包送入LPDT传输模块9缓存、然后经过LPDT传输模块9转换为LPDT数据信号再通过MIPI信号输出模块10输出至MIPI模组11完成开屏步骤。
[0069]3)视频转换模块2分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号。
[0070]由于81ane、161ane的MIPI模组分辨率都很大，其视频数据量很大，因此，图像信号源采用多个LINK传输视频信号。多个视频转换模块2分别接受每个LINK的信号，并根据MIPI控制模块I的视频传输配置信息，进行解调和解码，将其转换成每个LINK的视频解码信号。
[0071 ] 4) RGB分屏同步信号模块3根据配置控制参数中的分屏配置参数(8LANE分屏方式或者16LANE分屏方式)和视频解码信号产生相应的RGB分屏同步信号。
[0072]5)视频解码信号同时也被送入R