同步信号； 4)根据所述配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当所述分屏配置参数为8LANE分屏方式时，所述RGB分屏视频信号为两路二分屏视频信号，当所述分屏配置参数为16LANE分屏方式时，所述RGB分屏视频信号为四路四分屏视频信号； 5)当所述配置控制参数中为VIDEO显示方式，则进行步骤6)?8)，当所述配置控制参数中为COMMAND显示方式，则进行步骤9)?10)； 6)根据所述RGB分屏同步信号完成VIDEO传输配置； 7)根据所述VIDEO传输配置，将所述RGB分屏视频信号中的视频数据转换为VIDEO数据然后缓存； 8)将所述缓存的VIDEO数据组成MIPI数据长包，转步骤11)； 9)将所述RGB分屏视频信号转换为COMMAND数据后缓存； 10)将所述缓存的COMMAND数据转换为MIPI数据长包； 11)将所述MIPI数据长包发送至MIPI模组(11)显示。
2.根据权利要求1所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述步骤6)的具体步骤包括: 6.1)取出所述RGB分屏同步信号中的帧同步信号和行同步信号，并根据MIPI DSI协议产生帧/行开始和结束标识同步短包； 6.2)根据所述同步信号中的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，并处理成LP标识或者空包。 6.3)将所述帧/行开始和结束标识同步短包分配到每个数据LANE上； 6.4)根据所述同步信号中的消隐模式信号，将LP标识或者空包分配到每个数据LANE上。
3.根据权利要求2所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述步骤9)的具体步骤包括: 9.1)将所述RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据内填入DCS命令2C ； 9.2)依次将所述RGB分屏视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。
4.根据权利要求3所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述配置控制参数还包括MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。
5.根据权利要求4所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。
6.根据权利要求5所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。
7.根据权利要求6所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。
8.根据权利要求7所述的基于FPGA实现8LANE、16LANEMIPI信号的方法，其特征在于:所述COMMAND传输方式包括HSDT和LPDT传输方式，在所述HSDT传输方式下分别将每一行MIPI数据长包转换为HSDT数据格式，在所述LPDT传输方式下分别将每一行MIPI数据长包转换为LPDT数据格式。
9.一种实现上述基于FPGA实现8LANE、16LANE MIPI信号的方法的装置，其特征在于:包括MIPI控制模块(I)、视频转换模块(2) ,RGB分屏同步信号模块(3) ,RGB分屏数据模块(4)、VIDEO数据模块(5)、COMMAND数据模块(6)、MIPI组包分配模块(7)、HSDT传输模块(8)、LPDT传输模块(9)和MIPI信号输出模块(10)； 所述MIPI控制模块(I)分别与视频转换模块(2)、RGB分屏同步信号模块(3)、VIDE0数据模块(5)、MIPI组包分配模块(7)、HSDT传输模块(8)和MIPI信号输出模块(10)连接，所述视频转换模块(2)分别与RGB分屏同步信号模块(3)和RGB分屏数据模块(4)连接，所述RGB分屏同步信号模块(3)分别与RGB分屏数据模块(4)和VIDEO数据模块(5)连接，所述RGB分屏数据模块(4)分别与VIDEO数据模块(5)和COMMAND数据模块(6)连接，所述VIDEO数据模块(5)和COMMAND数据模块(6)连接，所述VIDEO数据模块(5)、COMMAND数据模块(6)分别与MIPI组包分配模块(7)连接，所述MIPI组包分配模块(7)分别与HSDT传输模块(8)和LPDT传输模块(9)连接，所述HSDT传输模块(8)、LPDT传输模块(9)分别与MIPI信号输出模块(10)连接，所述MIPI信号输出模块(10)与MIPI模组(11)连接；所述MIPI控制模块(I)用于根据上层配置控制信号产生配置参数并传送至视频转换模块(2)、RGB分屏同步信号模块(3)、VIDEO数据模块(5)、MIPI组包分配模块(7)、HSDT传输模块⑶和MIPI信号输出模块(10)； 所述视频转换模块(2)用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号； 所述RGB分屏同步信号模块(3)用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号； 所述RGB分屏数据模块(4)用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号； 所述VIDEO数据模块(5)将所述RGB分屏视频信号转换为VIDEO数据； 所述COMMAND数据模块(6)用于将所述RGB分屏视频信号转换为COMMAND数据； MIPI组包分配模块(7)用于将所述VIDEO数据组成MIPI数据长包发送至HSDT传输模块(8)，并将缓存的COMMAND数据组成MIPI数据长包然后根据所述配置参数分别发送至所述HSDT传输模块⑶和LPDT传输模块(9)； 所述HSDT传输模块(8)用于将接收MIPI数据长包转换为MIPI HS时钟信号和MIPIHS数据信号，并根据所述配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号； 所述LPDT传输模块(9)用于将所述MIPI数据长包转换成标准MIPI LPDT数据信号并输出； 所述MIPI信号输出模块(10)用于根据所述配置参数中的传输时序向MIPI模组(11)输出所接收的所述HS状态下的MIPI HS时钟信号和MIPI HS数据信号或者所述MIPI LPDT数据信号。
【专利摘要】本发明公开了一种基于FPGA实现8LANE、16LANE MIPI信号的方法和装置，其方法在一片FPGA芯片内实现8LANE或16LANE MIPI模组的VIDEO和COMMAND显示方式，输入时将视频信号通过多路LINK输入并转换成所需MIPI信号。其装置包括MIPI控制模块、视频转换模块、RGB分屏同步信号模块、RGB分屏数据模块、VIDEO数据模块、COMMAND数据模块、MIPI组包分配模块、HSDT传输模块、LPDT传输模块和MIPI信号输出模块。本发明输出的MIPI信号遵从MIPI DSI、DCS、DPHY协议，VIDEO方式可在HSDT模式下输出，而COMMAND方式均可在HSDT和LPDT模式下输出。具有容易实现、成本较低、操作简便、工作稳定可靠等特点。
【IPC分类】H04N7-01, G09G3-00
【公开号】CN104796654
【申请号】CN201510221331
【发明人】彭骞, 朱亚凡, 欧昌东, 许恩, 郑增强, 邓标华, 沈亚非, 陈凯
【申请人】武汉精测电子技术股份有限公司
【公开日】2015年7月22日
【申请日】2015年4月30日