GB分屏数据模块4，RGB分屏数据模块4根据配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当分屏配置参数为8LANE分屏方式时，RGB分屏视频信号为两路二分屏视频信号，当分屏配置参数为16LANE分屏方式时，RGB分屏视频信号为四路四分屏视频信号。
[0073]6)MIPI控制模块I根据配置参数中的VIDEO或者COMMAND显示方式启动VIDEO数据模块5和COMMAND数据模块6，分别进行步骤7)?9)或者步骤10)?11)。
[0074]7)当配置参数中为VIDEO显示方式时，VIDEO数据模块5将RGB视频信号中的同步信号取出，根据同步信号完成VIDEO传输配置。具体步骤包括:
[0075]7.DVIDEO数据模块5取出RGB分屏视频信号的同步信号中的帧同步信号和行同步信号，VIDEO数据模块5根据MIPI DSI协议和MIPI控制模块I的配置参数中的Video方式配置信息，对同步信号中的帧同步信号(VSYNC)行同步信号(HSYNC、DE)，捕捉它们的同步信号起始位置或结束位置，并计算各自同步信号的脉宽有效区间的长度。
[0076]7.2) VIDEO数据模块5根据MIPI控制模块I的配置参数中的Video方式配置的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，将帧或行的脉宽期、或数据(DE)间的消隐期处理成相应的LP标识或者空包。
[0077]7.3) VIDEO数据模块5根据MIPI DSI协议规定产生MIPI帧/行开始或结束标识的同步信息送给MIPI组包分配模块7。MIPI组包分配模块7再将帧/行同步信息处理成MIPI短包并根据LANE数设置，分配到各个数据LANE上送出到后续模块处理成MIPI信号发给MIPI模组Ilo
[0078]7.4) VIDEO数据模块5将LP标识或者空包发给MIPI组包分配模块7，MIPI组包分配模块7再根据空包标识处理成MIPI空包并同时发到所有数据LANE上再送入后续模块转成相应MIPI信号，若是LP标识则告知后续模块转入LP状态。
[0079]8) VIDEO数据模块5根据VIDEO传输配置，将RGB视频信号中的视频数据转换为VIDEO数据。当RGB分屏视频信号到来时将其中的视频数据转成MIPI组包所需的字节数据，并根据MIPI控制模块I的配置参数中的RGB颜色位宽(6、8、10、12、16bit) ,RGB分量顺序对RGB数据进行拆分和重排然后缓存。
[0080]9) MIPI组包分配模块9将缓存的VIDEO数据组成MIPI数据长包。
[0081]在MIPI组包分配模块9对同步包和空包处理完后则从VIDEO数据模块5中读取MIPI字节数据组成MIPI数据长包并分配到各个数据LANE上，再送入后续模块输出成MIPI信号。
[0082]完成后转步骤12)。
[0083]10)当配置控制参数中为COMMAND显示方式，将RGB分屏数据模块4输出的RGB分屏视频信号转换为COMMAND数据后缓存。具体步骤包括:
[0084]?ο.Dcommand数据模块6将RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据的第一个数据位置上内填入DCS命令2C。
[0085]10.2) COMMAND数据模块6依次将所述RGB视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。
[0086]11) MIPI组包分配模块7依次读取COMMAND数据模块6中缓存的一行COMMAND数据将其组成MIPI数据长包。
[0087]MIPI组包分配模块7组成MIPI数据长包的过程中，根据RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。MIPI组包分配模块7根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。
[0088]12)当MIPI控制模块I从上层接收的配置参数中的信号传输时序为HSDT传输模式时，MIPI控制模块I则启动MIPI组包分配模块7、HSDT传输模块8和MIPI信号输出模块10进行相关操作。
[0089]由于FPGA工作时，前续模块会有延时，故MIPI组包分配模块7在当前行组包完成后若下一行数据尚未到来时则自动插入MIPI空包以维持HSDT的传输速率，故在一帧数据输出时MIPI组包分配模块7都在工作，HSDT传输模块8将这些数据和空包以HSDT数据流不间断的发送给MIPI模组11，直到所有帧数据全部传输完成。
[0090]具体步骤包括:
[0091]12.1)HSDT传输模块8将接收MIPI数据长包转换为MIPI串行数据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信号，然后将MIPI HS时钟信号和MIPI HS数据信号输出至MIPI信号输出模块10。
[0092]12.2)根据配置参数中的传输时序分别输出HS状态下的MIPI HS时钟信号和MIPIHS数据信号以及LP状态下的LP电平信号。根据MIPI DPHY协议，HSDT传输模块8根据传输时序产生HS状态的传输控制，当传输MIPI HS数据信号则进入HSDT传输，当未收到数据时则输出信号进入LP电平信号状态。LP电平信号状态即输出为LVCOMS电平的LP电平信号状态(LPl 1-02-00)。
[0093]13)当MIPI控制模块I从上层接收的配置参数中的信号传输时序为LPDT传输模式时，MIPI控制模块I则启动MIPI组包分配模块7、LPDT传输模块9和MIPI信号输出模块10进行相关操作。具体步骤包括:
[0094]13.DMIPI组包分配模块7依次读取COMMAND数据模块6中缓存的一行COMMAND数据将其组成MIPI数据长包，并将MIPI数据长包送给LPDT传输模块9缓存。
[0095]13.2)LPDT传输模块9缓存完成后则等待若干时间，当达到发送间隔时间后，根据MIPI DPHY协议规定，将缓存的MIPI数据长包的每个字节数据顺序取出并逐一进行并转串操作，以串行方式输出，这些串行比特均根据MIPI DPHY协议规定的LPDT编码方式转换为MIPI LPDT数据信号输出至MIPI信号输出模块10，并按MIPI控制模块I中配置参数的传输速率设置形成相应串行传输速率。
[0096]13.3)MIPI信号输出模块10在启动后，根据MIPI控制模块I发送的配置参数中信号传输时序的控制，将接收的两种传输方式(HSDT方式和LPDT方式)的MIPI HS时钟信号和MIPI HS数据信号以及MIPI LPDT数据信号根据MIPI DHPY协议整合在一起，形成标准的MIPI传输信号发送至MIPI模组11显示。
[0097]14)检查是否有新的图像输入，没有输入则暂停操作，有输入则重复步骤6)?14)。本发明的各个模块当一幅图像的当前帧数据传输给模组后均暂停工作，直到下一幅图像的新的一帧的起始到来时再重新将该图像的此帧数据再次发送给MIPI模组11。
[0098]以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若干改进，这些改进也应视为本发明的保护范围。
[0099]本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。
【主权项】
1.一种基于FPGA实现8LANE、16LANE MIPI信号的方法，其特征在于:包括如下步骤: 1)从上层接收配置控制参数，所述配置控制参数包括分屏配置参数、VIDEO或者COMMAND显示方式，所述分屏配置参数为8LANE分屏方式或者16LANE分屏方式； 2)分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号； 3)根据所述配置控制参数中的分屏配置参数，产生RGB分屏