控制块和主外部存储接口控制块向复杂可编辑逻辑模块中的第二软处理器发送程序升级指令；
[0055]2)上位机将图像信号源的升级程序文件通过以太网收发模块发送给协议栈，协议栈将程序文件经过主控制块和DDR缓存控制块保存到DDR外部缓存模块中；
[0056]3)第一软处理器收到程序保存完成后，控制主控制块将程序文件从DDR外部缓存模块读出，通过主外部存储接口控制块发送给复杂可编辑逻辑模块中的从外部存储接口控制块；
[0057]4)第二软处理器根据程序升级指令控制从外部存储接口控制块接收程序文件，通过Nand存储控制块将程序文件存储到Nand存储模块；
[0058]5)在图像信号源上电后，复杂可编辑逻辑模块先自启动，第二软处理器控制Nand存储控制块从Nand存储模块读取程序文件，发送给加载模块；
[0059]6)加载模块将程序文件通过外部总线发送给现场可编程门阵列的配置模块，配置模块接收到程序文件后，进行现场可编程门阵列的程序配置，完成升级启动操作。
[0060]本发明图像信号源采用单FPGA(现场可编程门阵列)的方式，内部嵌入软处理器来实现图像信号处理功能，采用CPLD(复杂可编程逻辑模块)实现图像信号源的升级程序管理和FPGA的加载启动功能，省却了 ARM架构，减少了基于ARM架构信号源处理数据复杂的过程，使得系统远程升级速度快，在线、离线输出图像模式传输效率高，图像切换速度快；并且基于软处理器架构的信号源系统架构简单，硬件成本低，软件开发和维护成本也比较低。
【附图说明】
[0061]图1为本发明的电路框图。
[0062]图2为本发明远程升级启动的流程图。
[0063]图3为本发明在线图像信号输出的流程图。
[0064]图4为本发明离线图像信号输出的流程图。
[0065]图中:1_上位机；2_以太网收发模块；3_现场可编程门阵列；31_第一软处理器；32-协议栈；33_主控制块；34-eMMC存储控制块；35_DDR缓存控制块；36_图像输出控制块；37_主外部存储接口控制块；38_配置模块；4_外部存储模块；41-eMMC外部存储模块；42-DDR外部缓存模块；5_复杂可编程逻辑模块；51_从外部存储接口控制块；52_Nand存储控制块；53_第二软处理器；54_加载模块；6-Nand存储模块；7_输出接口 ；71_第一输出接口 ；72_第二输出接口 ；73_第三输出接口 ；74_第四输出接口。
【具体实施方式】
[0066]下面结合附图和具体实施例对本发明作进一步的详细说明，便于清楚地了解本发明，但它们不对本发明构成限定。
[0067]如图1所示，本发明基于软处理器的图像信号源包括以太网收发模块2、现场可编程门阵列3、外部数据存储模块4、复杂可编程逻辑模块5、Nand存储模块6和输出接口 7。其各自之间的连接关系为:以太网收发模块2的输入控制端连接上位机1，所述以太网收发模块2的输出控制端连接现场可编程门阵列3的输入控制端；所述现场可编程门阵列3的数据控制端连接外部数据存储模块4的输入端，所述现场可编程门阵列3的图像输出端连接输出接口 7的输入端，所述现场可编程门阵列3的接口控制端连接复杂可编程逻辑模块5的输入端，所述现场可编程门阵列3的配置输入端连接复杂可编程逻辑模块5的数据输出端；所述复杂可编程逻辑模块5的数据控制端连接Nand存储模块6的输入端。
[0068]上述方案中，现场可编程门阵列3包括第一软处理器31、协议栈32、主控制块33、eMMC存储控制块34、DDR缓存控制块35和图像输出控制块36 ;所述协议栈32的输入控制端连接上位机1，所述协议栈32的命令输出端连接第一软处理器31的输入端，所述协议栈32的输出控制端主控制块33的输入控制端；所述第一软处理器31的控制端连接主控制块33的命令控制端；所述主控制块33的存储数据控制端连接eMMC存储控制块34的输入端，所述主控制块33的缓存数据控制端连接DDR缓存控制块35的输入端，所述主控制块33的输出端连接图像输出控制块36的输入端；所述图像输出控制块36的输出端输出接口 7的输入端。
[0069]上述方案中，现场可编程门阵列3还包括主外部存储接口控制块37和配置模块38，所述主控制块33的接口控制端连接主外部存储接口控制块37的输入端，所述主外部存储接口控制块37的输出端连接复杂可编程逻辑模块5的输入端；所述配置模块38的输入端连接复杂可编程逻辑模块35的数据输出端。
[0070]上述方案中，外部数据存储模块4包括eMMC外部存储模块41和DDR外部缓存模块42，所述eMMC外部存储模块41的输入端连接eMMC存储控制块34的输出端，所述DDR外部缓存模块42的输入端连接DDR缓存控制块35的输出端。
[0071]上述方案中，输出接口 7包括第一输出接口 71、第二输出接口 72、第三输出接口 73和第四输出接口 74，所述第一输出接口 71、第二输出接口 72、第三输出接口 73和第四输出接口 74的输入端分别连接图像输出控制块36的四个输出端。
[0072]上述方案中，复杂可编辑逻辑模块5包括从外部存储接口控制块51、第二软处理器52、Nand存储控制块53和加载模块54 ;所述从外部存储接口控制块51的输入端连接现场可编程门阵列3的接口控制端，所述从外部存储接口控制块51的命令输出端连接第二软处理器52的输入端，所述从外部存储接口控制块51的数据输出端连接Nand存储控制块53的数据输入端，所述第二软处理器52的控制端连接Nand存储控制块53的命令控制端，所述Nand存储控制块53的数据控制端连接Nand存储模块6的输入端，所述Nand存储控制块53的数据输出端连接加载模块54的输入端，所述加载模块54的输出端连接现场可编程门阵列3的配置输入端。
[0073]上述方案中，各控制逻辑模块的作用分别如下:
[0074]上位机(PC)I用于人机交互、编辑信号源图像输出参数和图像输出的控制、远程升级。
[0075]以太网收发模块2，用于接收来自上位机的数据发送给现场可编程门阵列、接收来自现场可编程门阵列的数据发送给上位机。
[0076]现场可编程门阵列(FPGA) 3:为整个系统的核心部件，内部集成软处理器(n1s ?Α)和各自定义功能模块完成图像信号输出、同上位机进行通信。
[0077]第一软处理器(n1s ii Α)31:主要功能负责现场可编程门阵列内部各控制块的任务调度、文件系统管理、控制命令的解析和分发以及工作流程控制。
[0078]协议栈32:以太网传输协议层，解析以太网传输的数据，命令数据传输给n1s iiA，图片数据传输给主控制块。
[0079]主控制块33:主要进行大数据量传输，总线的切换和复用；具体用于根据第一软处理器的控制命令对图像文件进行处理、输出图像文件至输出接口。
[0080]eMMC (eMMC flash内嵌式记忆体)存储控制块34:主要同主控制块进行数据交互，对eMMC外部储存模块进行读写访问。
[0081]eMMC外部存储模块41:外部存储单元，主要用来存储配置信息和图片数据；
[0082]DDR (DDR SDRAM双倍速率同步动态随机存储器)缓存控制块35:主要同主控制块进行数据交互，对DDR外部缓存模块进行读写访问。
[0083]DDR外部缓存模块42:外部的数据缓存单元，主要用来临时存放系统待处理的数据。
[0084]图像输出控制块36:主要同主控制块进行数据交互，针对外部输出接口不同设置不同的输出接口类型、输出图像文件。
[0085]主外部存储接口控制块37:主要同主控制块进行数据交互，控制外部总线同CPLD进行数据传输。
[0086]配置模块38:用于根据复杂可编程逻辑模块发送的升级程序对现场可编程门阵列进行程序配置完成现场可编程门阵列的启动，属于现场可编程门阵列内部的硬件逻辑配置，现场可编程门阵列首先由配置模块配置后，才能进入初始化状态，然后才能进入用户状态，进入用户状态后才能执行用户操作。
[0087]第一输出接口 71:主要提供LVDS接口类型的图像输出接口，接口支持11 ink/21 ink/41 ink/81 ink 的 LVDS