输出。第八NM0S晶体管708的源极和第九 NM0S晶体管709的源极连接在一起，并且该交叉耦合对的总源电流由第十NM0S晶体管710 控制，第十NM0S晶体管710串联在第八NM0S晶体管708的源极和第九NM0S晶体管709的 源极与电流源722之间。
[0060] 在操作时，当时钟输入处于第一逻辑电平（这里是逻辑'高'）并且复接器-锁存 器正在跟踪时，根据第五NM0S晶体管705和第六NM0S晶体管706中哪个被导通，启用第 一差分对和第二差分对之一。然后，被启用的差分对将对应输入处的数据信号传输至复接 器-锁存器的输出。当时钟从第一逻辑电平转变至第二逻辑电平（这里，从'高'转变至 '低'）时，第七NM0S晶体管707截止，并且第一差分对的源极电流和第二差分对的源极电流 都被截止，并且这些差分对停止影响输出电压。然后该交叉耦合对由于第十NM0S晶体管导 通而被启用，并且根据时钟转变时输出的值，将输出锁存至第一逻辑电平或第二逻辑电平。
[0061] 尽管图7的示例性复接器-锁存器电路是使用NM0S晶体管构造的，但是本发明 不局限于此，并且如本领域技术人员将理解的，可以使用P沟道金属氧化物场效应晶体管 (PM0S晶体管）构造用于执行相同功能的互补电路。例如，在由NM0S晶体管构造的电路中， 第一电源线可以被供应相对于第二电源线被供应的电压（其按照惯例可以被称为'地'）为 正性的电压。在用PM0S晶体管构造的电路中，第一电源线可以被供应相对于第二电源线被 供应的电压为负性的电压。在此情况中，第一电源线可以被称为"地"。在其它实施例中，该 电路可以由双极结型晶体管构造，例如由NPN双极结型晶体管构造，其中第一电极是NPN晶 体管的集电极，第二电极是发射极，并且控制电极是基极。
[0062] 采样器可以如图8所示由电路中包括形成差分对810的第一NM0S晶体管801和 第二NM0S晶体管802以及形成交叉耦合对的第三NM0S晶体管803和第四NM0S晶体管804 在内的6个NM0S晶体管构造。该差分对的NM0S晶体管的源极在公共节点820处连接在一 起，并且该差分对的总源电流由第五NM0S晶体管805控制，第五NM0S晶体管805的栅极连 接至采样器的时钟输入。该交叉耦合对的NM0S晶体管803、804的源极连接在一起，并且该 交叉耦合对的总源电流由第六NM0S晶体管806控制，第六NM0S晶体管806的栅极连接至 采样器的互补时钟输入。因此，当时钟输入处于第一逻辑电平（这里是逻辑'高'）时，差分 对810被启用，并且采样器的输出跟踪该输入；当时钟输入为'低'（并且互补时钟输入为 '高'）时，交叉耦合对815被启用，并且采样器的输出保持其前一值。如图7的复接器-锁 存器电路的情况一样，在其它实施例中，采样器可以由除NM0S晶体管以外的晶体管构造； 例如，可以使用PM0S晶体管或双极结型晶体管。
[0063] 图6A的实施例可以被推广至形成以下电路：通过使用四个以上的并行数据路径 并且如图6A所示将每个复接器-锁存器输出连接至后面的复接器-锁存器的选择输入， 时钟速率低于数据速率的四分之一，其中最后一个复接器-锁存器的输出连接至第一复接 器-锁存器的选择输入。可以使用为每个数据路径生成一个时钟相位的时钟发生器，其中 在每个数据路径中，复接器-锁存器时钟输入连接至相对于采样器的时钟输入处的时钟相 位延迟一个单位间隔的时钟相位，并且采样器的时钟输入处的时钟相位相对于前一数据路 径中的采样器的时钟输入处的时钟相位延迟一个单位间隔。
[0064] 参考图9,在一个实施例中，显示器905包含时序控制器910,时序控制器910被配 置为经由非理想（例如，有损）信道920向驱动器集成电路（驱动器IC)915发送高速数字 数据。驱动器1C接收受码间干扰影响的信号。驱动器1C包括根据本发明实施例构造的 预测DFE，以减轻码间干扰的影响。这里，在本发明的实施例中，显示器是有机发光二极管 (0LED)显示器或液晶显示器（IXD)。
[0065] 将理解，虽然本文中可以使用术语"第一"、"第二"、"第三"等来描述各元件、部件、 区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术 语仅仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因 此，在不脱离本发明构思的精神和范围情况下，下面讨论的第一元件、部件、区域、层或部分 可以被称为第二元件、部件、区域、层或部分。
[0066] 为了方便描述，本文中可以使用诸如"在…下方"、"在…下面"，"下"、"在…上方"、 "在…上面"、"上"等之类的空间关系术语，来描述附图所示的一个元件或特征与另一元件 (或多个元件）或特征（或多个特征）的关系。将理解，这些空间关系术语旨在包括设备在 使用时或操作时除附图中所示的方位以外的不同方位。例如，如果图中的设备被翻转，则被 描述为位于其它元件或特征"下面"或"下方"或"以下"的元件将位于其它元件或特征"上 方"。因此，示例性术语"在…下面"和"在…下方"可以包括"在…上面"和"在…下面"两 个方位。设备可以进一步位于别的方向（旋转90度或朝其它方位），并且应当相应地解释 本文中使用的与空间有关的描述符。此外，还将理解，当一层被称为"位于两个层中间"时， 其可以是这两个层之间的唯一层，或者还可以存在一个或多个中间层。
[0067] 本文中使用的术语仅仅是为了描述具体实施例的目的，而不旨在限制本发明。本 文中使用的术语"基本"、"大约"及类似术语用作近似术语而不用作程度术语，并且旨在解 释本领域普通技术人员认可的所测量的或所计算的值的固有偏差。本文中使用的术语"主 要成分"的意思是按重量构成组合物的至少一半的成分，并且术语"主要部分"在应用于多 个项时指这些项的至少一半。
[0068] 本文中使用的单数形式"一"和"该"旨在也包含复数形式，除非上下文清楚地指 出相反意思。进一步将理解，术语"包括"和/或"包含"在本说明书中使用时指定所陈述 的特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在或增加一个或多个其它特 征、整数、步骤、操作、元件、组件和/或它们的组合。本文中使用的术语"和/或"包括所列 相关项目中的一个或多个项目的任意组合和所有组合。诸如"…中的至少一个"这样的表 述，在位于一系列要素之后时，修饰该系列的全部要素，而不修饰该系列的单独要素。进一 步，在描述本发明的实施例时使用"可以"是指"本发明的一个或多个实施例"。此外，术语 "示例性"旨在是指示例或图示。
[0069] 本文中使用的术语"使用"可以被认为是利用的同义词。
[0070] 应当理解，当一个元件或层被提及"位于另一元件或层上"、"连接至另一元件或 层"、"联接至另一元件或层"或"与另一元件或层相邻"时，该元件或层可以直接位于该另一 元件或层上、直接连接至或直接联接至该另一元件或层，或者与该另一元件或层紧邻，或者 可以存在中间元件或层。相比之下，当一元件或层被称为"直接位于另一元件或层上"、"直 接连接至另一元件或层"、"直接联接至另一元件或层"或"与另一元件或层紧邻"时，不存在 中间的元件或层。
[0071] 尽管本文已经详细描述并图示了CML四分之一速率预测反馈均衡器体系结构的 示例性实施例，但是许多修改和变化对本领域技术人员来说将是显而易见的。因此，应当理 解，根据本发明的原理构造的CML四分之一速率预测反馈均衡器体系结构可以与本文具体 描述的方式不同地体现。本发明还在下面的权利要求和其等同物中限定。
【主权项】
1. 一种用于预测判决反馈均衡的系统，所述系统包括： 第一采样器-复接器块和第二采样器-复接器块，所述第一采样器-复接器块和所述 第二采样器-复接器块中的每一个包括： 第一采样器和第二采样器， 所述第一采样器和所述第二采样器具有公共模拟输入和公共时钟输入， 所述第一采样器和所述第二采样器中的每一个采样器在其时钟输入处的时钟信号是 第一逻辑电平时维持其输出状态；和 复接器-锁存器，连接至所述第一采样器的输出和所述第二采样器的输出， 所述复接器-锁存器具有时钟输入、选择输入和输出， 所述复接器-锁存器在其时钟输入处的时钟信号是第二逻辑电平时维持其输出状态， 所述第一采样器-复接器块中的复接器-锁存器的输出连接至所述第二采样器-复接 器块中的复接器-锁存器的选择输入；以及 时钟发生器，具有： 第一时钟输出，具有第一相位和等于50%的占空比，以及 第二时钟输出，具有相对于所述第一相位延迟一个单位间隔的第二相位和等于50%的 占空比， 所述时钟发生器的所述第一时钟输出连接至所述第一采样器-复接器块中的第一采 样器和第二采样器的公共时钟输入，并且 所述时钟发生器的所述第二时钟输出连接至所述第一采样器-复接器块中的复接 器-锁存器的时钟输入以及所述第二采样器-复接器块中的第一采样器和第二采样器的公 共时钟输入。2. 根据权利要求1所述的系统，包括四个采样器-复接器块，所述四个采样器-复接器 块包括所述第一采样器-复接器块、所述第二采样器-复接器块、第三采样器-复接器块和 第四采样器-复接器块，所述第三采样器-复接器块和所述第四采样器-复接器块中的每 一个包括： 第一采样器和第二采样器， 该第一采样器和该第二采样器具有公共模拟输入和公共时钟输入， 该第一采样器和该第二采样器中的每一个采样器在其时钟输入处的第三时钟信号是 所述第一逻辑电平时维持其输出状态；以及 复接器-锁存器，连接至该第一采样器的输出和该第二采样器的输出， 该复接器-锁存器具有时钟输入、选择输入和输出， 该复接器-锁存器在其时钟输入处的第四时钟信号是所述第二逻辑电平时维持其输 出状态， 其中： 所述第二采样器-复接器块中的复接器-锁存器的输出连接至所述第三采样器-复接 器块中的复接器-锁存器的选择输入；并且 所述第三采样器-复接器块中的复接器-锁存器的输出连接至