机动车的控制设备或者显示设备。
[0026]图2示出了一定的CAN总线拓扑的传输特性的实验室研究的结果。在图2中，用I表征的信号TXD是所述用户站10、20、30之一的收发器的数字输入信号或者发送信号(CAN_TX)。在图2中用2表征的信号RXD是所述用户站10、20、30之一的收发器的数字输出信号或者接收信号(CAN_RX)，并且显示CAN总线电平。这里，下部电平是显性的，上部电平是隐性的。所述发送信号CAN_TX和所述接收信号CAN_RX是在所述用户站10、20、30之一的数字协议控制器与所述模拟收发器或者所述总线连接单元11、21、31之间的接口信号，所述数字协议控制器与所述模拟收发器或者所述总线连接单元11、21、31在大多数CAN节点或者用户站中是两个分开的IC(IC =集成电路)。CAN_TX是所述协议控制器的输出和所述总线连接单元11、21、31之一的输入，CAN_RX是所述总线连接单元11、21、31之一的输出和所述协议控制器的输入。该收发器在RX信号上也又返回所述TX信号，但是具有延迟地返回。在协议控制器中，该延迟根据被随后进一步描述的方法被测量。
[0027]在图2的情况下，单个隐性比特的发送方或者发射方(该发送方或者发射方例如是所述用户站10、20、30之一)由于反射而在该比特之内看到短暂的向显性的扰动3。这种具有扰动3的单个隐性比特随后也被称作受干扰的比特。
[0028]EDL比特是这种单个隐性比特，根据DE 10 2012 200 997，在所述EDL比特的尾部测量CAN收发器的延迟时间DELTA_T。如在DE 10 2012 200 997中所描述的那样，之前出现显性比特IDE或者rl/RTR，之后出现r0。
[0029]图2示出了这种受干扰的比特。在图2中的信号中，低电平(Low-Pegel)是显性的，高电平(High-Pegel)是隐性的。在图2中，信号RXD示出了向上升沿的扰动3。清楚地看到从输入信号或者发送信号CAN_TX到输出信号或者接收信号CAN_RX的延迟时间DELTA_T0
[0030]在第一个示出的隐性比特(所述比特在图2中的左侧被示出)上，向显性的扰动出现得较早一些，在第二个示出的隐性比特(所述比特在图2中的中间被示出)上，向显性的扰动出现得稍晚一些。第二种情况是如下情况:在所述情况下对延迟时间DELTA_T的测量被干扰。这里，在所述接收信号CAN-RX上的扰动3的下降沿与所述发送信号CAN_TX的下降沿几乎同时出现。因为在DE 10 2012 200 997中测量从所述发送信号CAN_TX的下降沿直至所述接收信号CAN_RX的下降沿，所以在这种情况下测量结果会是零。
[0031]图3示出了可以实施按照本实施例的方法的设备5。该设备5可被相应的总线连接单元11、21、31包括，或者对此附加地被设置。该设备5包括发送移位寄存器300、延迟计数器305、延迟单元310、比较单元320、转换单元330、分析单元(Auswerteeinheit) 340以及标准比较器350。这些组成部分的各个组成部分自然也可以组合地或集成地被实施。
[0032]从通过与比特时钟CLK_BIT的连接而被操控(ansteuern)的发送移位寄存器300，以每个比特时钟、即每比特长度一次地将要传输的串行数据流的比特作为发送信号CAN_TX通过相对应的连接线路发出给总线连接单元。通过连接线路被总线连接单元或者收发器接收到的接收信号CAN_RX附在比较单元320和标准比较器350上。通过分析适当的边沿(诸如在发送信号CAN_TX的和接收信号CAN_RX的EDL和r0之间的边沿)，在所述设备5中产生用于所述延迟计数器305的起动信号。此外，另外的配置值、即值T_MIN被预先给定。只有当不仅CAN_RX处于显性的而且计数器读数大于/等于T_MIN时，该延迟计数器305才停止。然后，通过对存在的振荡器的振荡周期的计数，该延迟计数器305可以确定时间延迟或者延迟时间DELTA_T。
[0033]T_MIN的值按照在系统开发中的测量被选择为使得如果计数器读数达到T_MIN，则在CAN_RX信号上的扰动被可靠地结束。
[0034]此外，延迟计数器305根据所测量的延迟时间DELTA_T生成比较点T_CMP。例如，所述比较点T_CMP可以作为由所确定的延迟时间DELTA_T和比特长度的预先给定的或者可预先给定的百分比(尤其是半个比特长度)构成的总和而被生成。所述比较点T_CMP限定了，在哪个时间点在所述比较单元320中分析在被延迟的发送信号CAN_TX_DEL和接收信号CAN_RX之间的XOR逻辑关联。
[0035]根据发送信号CAN_TX和由延迟计数器305传送给延迟单元310的延迟时间DELTA_T，该延迟单元310生成或者产生被延迟了时间延迟T_DELAY的发送信号CAN_TX_DEL0在特别简单的实施方案中，该时间延迟T_DELAY可以是(短的)比特长度的整数倍，使得该延迟单元310将比特序列仅仅偏置了一个或多个比特。这要特别简单地通过适当的硬件寄存器来实现。比较单元320获得接收信号CAN_RX和被延迟的发送信号CAN_TX_DEL。此外，该比较单元320从延迟计数器305获得关于适当的比较点的信息T_CMP，在所述适当的比较点T_CMP，在接收信号CAN_RX和被延迟的发送信号CAN_TX_DEL之间的比较结果要被扫描。借此，该比较单元320产生如下输出信号:该输出信号再现比较的结果并且被转交给例如多路复用器(Multiplexer)的转换单元330。例如可以被构造为XOR门电路的标准比较器350并行地产生第二输出信号，该第二输出信号再现在CAN_TX和CAN_RX之间的比较的结果并且同样被转交给所述转换单元330。
[0036]在所述设备5中，例如通过适当的信号SWT和/或基于所作出的预给定(所述预给定可包括例如达到或者分析预先给定的或者可预先给定的比特)，该转换单元330在这两个信号之间转换，使得标准比较器350的或者比较单元320的输出信号附在分析单元340上。例如，在所述设备5中，只要存在到更短的比特长度的转换，所述转换单元330就在CAN信号的BRS比特之后转换。接着，在所述分析单元340中，如果未曾检测到一致，那么在所配置的采样点T_SMP上，分别通过转换单元330接通的信号被扫描，并且必要时比特错误信号BERR (Bit-Error-Signal)被产生。
[0037]如可以认识到的那样，通过在所示出的实施方案中的设备5，即使在短的比特长度的情况下并且即使在受干扰的比特的情况下，对正确的数据传输的可靠检验也是可能的。
[0038]按照本实施例，示出了在具有至少两个总线用户(例如用户站10、20、30)的总线系统4中利用设备5进行的测量方法和对串行数据传输的正确运行的检验。所述总线用户或者用户站10、20、30通过收发器或者总线连接单元11、21、31被连接到总线40上，并且可以通过该总线40交换消息41，其中针对每个消息41的对所述总线40的发送访问通过按照CAN标准ISO 11898-1的仲裁方法而被分配给针对该消息41成为发送方的总线用户、即用户站10、20、30。在这种情况下，所述消息41具有按照CAN标准的逻辑结构，即由帧起始比特(Start-of-Frame-Bit)、仲裁字段(Arbitrat1n Field)、控制字段(Control Field)、数据字段(Data Field)、CRC 字段(CRC Field)、确认字段(Acknowledge Field)和帧结束字段(End-of-Frame Field)构建。在这种情况下，通过将被发送给总线连接单元11、21、31的发送信号CAN_TX与由所述总线连接单元11、21、31接收到的接收信号CAN_RX的比较，在传输期间检验数据传输的正确运行，其中在发送方中保持相对于发送信号CAN_TX被延迟了延迟时间DELTA_T的发送信号CAN_TX_DEL，并且其中根据用于检验数据传输的正确运行的转换而使用所述未被延迟的发送信号CAN_TX或者所述被延迟了时间延迟T_DELAY的发送信号CAN_TX_DEL。在这种情况下，配置值T_MIN被预先给定，使得与配置值T_MIN有关的值被用作所述延迟时间DELTA_T的最小值。
[0039]按照第二实施例，完全放弃测量延迟时间DELTA_T。反而第二采