一种适用于短波通信设备的多功能数字总线控制终端的制作方法
【技术领域】
[0001]本实用新型属于短波通信设备控制终端技术领域，特别涉及一种适用于短波通信设备的多功能数字总线控制终端。
【背景技术】
[0002]随着微型计算机和微机网络技术日益广泛和深入的应用，使得通信技术不断的成熟和完善，伴随通信技术的改变，接口总线技术有了迅速的发展，并已成为直接影响通信系统功能，因此，人们对于信息传递的快捷性、可靠性和传输距离也提出了更高的要求。目前，对短波通信设备的状态控制、查询、调试、主要性能指标测试都较为复杂，测试人员的工作量较大。
【实用新型内容】
[0003]本实用新型的目的在于提出一种适用于短波通信设备的多功能数字总线控制终端。
[0004]为实现上述技术目的，本实用新型采用如下技术方案予以实现。
[0005]一种适用于短波通信设备的多功能数字总线控制终端包括:FPGA、ARM处理器、CPLD、显示屏，所述FPGA设置有RS485接口，FPGA通过RS485接口电连接短波通信设备的RS485总线；所述FPGA通过数据总线分别电连接ARM处理器和CPLD，所述CPLD电连接显示屏。
[0006]本实用新型的特点和进一步改进在于:
[0007]所述数据总线为ISA总线或I2C总线。
[0008]所述适用于短波通信设备的多功能数字总线控制终端还包括键盘，所述CPLD电连接键盘。
[0009]所述适用于短波通信设备的多功能数字总线控制终端还包括电源模块，所述电源模块分别用于向FPGA、ARM处理器、CPLD提供直流电源。
[0010]所述FPGA的型号为LFXP6C，所述ARM处理器的型号为Intel PXA255处理器，所述CPLD 的型号为 XC3S1000。
[0011 ] 所述FPGA用于完成短波通信设备和ARM处理器之间的数据交互，所述ARM处理器用于对来自FPGA的数据进行协议解析，并将经协议解析后的数据发送至CPLD，所述CPLD用于控制显示屏显示将经协议解析后的数据。所述CPLD用于实现键盘检测、显示屏接口控制。
[0012]本实用新型的有益效果为:本实用新型可以简化短波通信设备的操控手段，优化测试环境，提高数据传输的稳定性及可靠性，并且大大提高了被测设备的调试及主要性能指标测试的效率。由于该终端具有一块显示屏，工作人员可以通过它直接、准确的观测到发送数据和接收数据的信息内容，实时掌握被测设备的工作状态，完成对被测设备的操控。本实用新型还减少了短波通信设备在研制和测试过程中的工时，也降低了短波通信设研制和生产的成本。缩短了研制和生产周期。
【附图说明】
[0013]图1为本实用新型的一种适用于短波通信设备的多功能数字总线控制终端的结构示意图。
【具体实施方式】
[0014]下面结合附图对本实用新型作进一步说明:
[0015]参照图1，为本实用新型的一种适用于短波通信设备的多功能数字总线控制终端的结构示意图。本实用新型中，多功能数字总线控制终端采用同步485总线作为通信方式，主要由面板单元、主控单元和机箱等组成。面板单元又分电源管理和按键/显示两部分；主控采用以Intel PXA255为处理器的通用控制平台。
[0016]面板单元作为独立整件，由彩色液晶显示器、电源开关、PTT键、和21个按键(统称为键盘)等组成。面板单元主要完成键盘接口、显示、驱动、电源和PTT控制；同时完成对面板进行统一管理，并与主控单元进行信息交换。面板单元的显示屏采用大容量的彩色液晶显示器，可显示所选用的信道号、信道频率、工作方式以及短波通信模块的工作状态等各种信息，同时可以根据中文提示进行短波通信模块各种控制操作。电源开关用来控制多功能数字总线控制终端的电源通断。PTT键用来控制被控设备的收/发转换。
[0017]本实用新型实施例中，主控单元是设备的中心控制器，主要完成对多功能数字总线控制终端的面板管理和各种控制、包括控制盒通过同步串口对外的通信、控制、监测等。主控单元包括FPGA、ARM处理器、CPLD, FLASH存储器、SDRAM内存。FPGA设置有RS485接口，FPGA通过RS485接口电连接短波通信设备的RS485总线，由此FPGA可以向短波通信设备发送数据，也可以接收来自短波通信设备的数据，FPGA通过数据总线分别电连接ARM处理器和CPLD，所述CPLD电连接显示屏。CPLD的型号为XC3S1000，CPLD用于实现键盘检测、显示屏接口控制。显示屏为液晶显示屏(IXD)。上述数据总线为ISA总线或I2C总线，FPGA的型号为LFXP6C，用于完成短波通信设备和ARM处理器之间的数据交互，FPGA主要功能是RS485总线和本实用新型内部总线接口之间的数据转换，完成RS485总线专用I⑶数据接收打包处理、分包发送及总线端口之间的传输层ACK机制等功能。具体地说，当FPGA接收到来自短波通信设备的数据之后，对其进行打包处理并获取对应的接收FIFO，之后根据接收FIFO (先入先出队列)，将打包处理后的数据发送到ARM处理器中。当FPGA接收到来自ARM处理器的数据后，获取对应的发送FIFO，FPGA根据发送FIFO，对来自ARM处理器的数据进行分包处理并发送至RS485总线。
[0018]本实用新型实施例中，ARM处理器用于对来自FPGA的数据进行协议解析，并将经协议解析后的数据发送至CPLD，所述CPLD用于控制显示屏显示将经协议解析后的数据。具体地说，ARM处理器的型号为Intel PXA255处理器，其主要功能是完成多总线数据解析处理、显示控制、数据存储。本实用新型实施例中，还设置有FLASH存储器和SDRAM内存，FLASH存储器用于存储ARM处理器所需用到的程序数据，SDRAM内存主要用于向ARM处理器提供数据缓存，FLASH存储器的型号为S29GI512N，SDRAM内存为32M缓存芯片或64M缓存芯片，例如，SDRAM内存的型号为IS42SI160160B。本实用新型的主控部分采用ARM XScale嵌入系统，使用Intel PXA255处理器，采用FLASH存储器(NOR FLASH磁盘)