多功能列车总线主设备的制造方法
【技术领域】
[0001]本发明涉及通信技术，尤其涉及一种多功能列车总线(MVB, Multifunct1nVehicle Bus)主设备。
【背景技术】
[0002]随着轨道交通行业的蓬勃发展，MVB总线在城市轻轨、地铁以及铁路等车辆中都有广泛的应用。MVB总线上包括一个MVB主设备(即MVB4类设备)和若干个MVB从设备。很多轨道交通车辆中的MVB主设备都依靠进口，不仅被外方掌控着关键技术，而且采购价格很高，不利于国内轨道交通行业的快速、稳定发展。
[0003]为了解决这个问题，目前已有基于PC104总线的MVB主设备，该MVB主设备通过IDClO或牛角线等方式与CPU板卡进行连接。
[0004]基于PC104总线的MVB主设备因为采用了插座、插针、软线的方式进行连接，容易脱落和松动，因此在稳定性上有所欠缺。并且，在需要采用机箱结构的设计中，PC104总线无法直接接入背板，所以有很大局限性。
【发明内容】
[0005]本发明提供一种多功能列车总线主设备，用以解决现有技术中基于PC104总线的MVB主设备与CPU板卡之间连接稳定性较差并且MVB主设备无法直接接入背板的问题，实现了 MVB主设备与CPU板卡之间稳定连接并且MVB主设备能够直接接入背板。
[0006]本发明提供一种多功能列车总线主设备，包括:通用模块欧洲卡VME背板总线接口、电平转换电路、现场可编程门阵列FPGA协议控制电路、多功能列车总线MVB接口电路、9针数据总线DB9接口；其中，所述电平转换电路分别与所述VME背板总线接口、所述FPGA协议转换电路双向连接；所述MVB接口电路分别与所述FPGA协议控制电路、所述DB9接口双向连接；
[0007]所述VME背板总线接口，用于提供与VME总线之间的接口 ；
[0008]所述电平转换电路，用于对所述VME背板总线接口与所述FPGA协议控制电路之间的信号进行电平转换；
[0009]所述FPGA协议控制电路，用于对来自所述MVB接口电路的数据基于MVB协议进行解包，并发送至所述电平转换电路；或者对来自所述电平转换电路的数据基于MVB协议进行打包，并发送至所述MVB接口电路；
[0010]所述DB9接口，用于提供与MVB总线之间的接口。
[0011]本发明的多功能列车总线主设备，通过设置VME背板总线接口、电平转换电路、FPGA协议控制电路、MVB接口电路、DB9接口，并使得将来自CPU板卡的VME总线数据通过VME背板总线接口、电平转换电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议打包后通过MVB接口电路、DB9接口发送至MVB总线；或者将来自MVB总线的数据通过DB9接口、MVB接口电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议解包后通过电平转换电路、VME背板总线接口发送至VME总线，并通过VME总线发送至CPU板卡，从而解决了现有技术中基于PC104总线的MVB主设备与CPU板卡之间连接稳定性较差并且MVB主设备无法直接接入背板的问题，实现了 MVB主设备与CPU板卡之间稳定连接并且MVB主设备能够直接接入背板。
【附图说明】
[0012]图1为本发明多功能列车总线主设备的一个实施例的结构示意图；
[0013]图2为本发明多功能列车总线主设备的另一个实施例的结构示意图。
【具体实施方式】
[0014]图1为本发明多功能列车总线主设备的一个实施例的结构示意图，如图1所示，本实施例的多功能列车总线主设备包括:通用模块欧洲卡(VME, VersaModule Eurocard)背板总线接口 11、电平转换电路12、现场可编程门阵列(FPGA, Field Programmable GateArray)协议控制电路13、MVB接口电路14、9针数据总线(DB9，9-pin DataBus)接口 15 ;其中，电平转换电路12分别与VME背板总线接口 IUFPGA协议转换电路13双向连接；MVB接口电路14分别与FPGA协议控制电路13、DB9接口 15双向连接；VME背板总线接口 11，用于提供与VME总线之间的接口 ；电平转换电路12，用于对VME总线与FPGA协议控制电路13之间的信号进行电平转换；FPGA协议控制电路13，用于对来自MVB接口电路14的数据基于MVB协议进行解包，并发送至电平转换电路12 ;或者对来自电平转换电路12的数据基于MVB协议进行打包，并发送至MVB接口电路14 ；DB9接口，用于提供与MVB总线之间的接口。
[0015]在本实施例中，多功能列车总线主设备可以实现基于VME背板总线与CPU板卡进行连接，并实现CPU板卡与MVB总线之间的数据交互。具体的，VME背板总线接口 11将来自(PU板卡的VME总线数据发送至电平转换电路12，电平转换电路12对数据信号进行电平转换，并发送至FPGA协议控制电路13，FPGA协议控制电路13对数据基于MVB协议进行打包后发送至MVB接口电路14，MVB接口电路14将数据通过DB9接口 15发送至MVB总线；DB9接口 15将来自MVB总线数据发送至MVB接口电路14，MVB接口电路将数据发送至FPGA协议控制电路13，FPGA协议控制电路13对数据基于MVB协议解包后发送至电平转换电路12，电平转换电路12对数据信号进行电平转换，通过VME背板总线接口 11将数据发送至VME总线，并通过VME总线将数据发送至CPU板卡。
[0016]在本实施例中，通过设置VME背板总线接口、电平转换电路、FPGA协议控制电路、MVB接口电路、DB9接口，并使得将来自CPU板卡的VME总线数据通过VME背板总线接口、电平转换电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议打包后通过MVB接口电路、DB9接口发送至MVB总线；或者将来自MVB总线的数据通过DB9接口、MVB接口电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议解包后通过电平转换电路、VME背板总线接口发送至VME总线，并通过VME总线发送至CPU板卡，从而解决了现有技术中基于PC104总线的MVB主设备与CPU板卡之间连接稳定性较差并且MVB主设备无法直接接入背板的问题，实现了 MVB主设备与CPU板卡之间稳定连接并且MVB主设备能够直接接入背板。
[0017]图2为本发明多功能列车总线主设备的另一个实施例的结构示意图，如图2所示，本实施例的多功能列车总线主设备主要包括=VME背板总线接口 11、电平转换电路12、FPGA协议控制电路13、MVB接口电路14、变压器15、DB9接口 16。
[0018]在本实施例中，多功能列车总线主设备通过VME总线与CPU板卡进行连接，并实现CPU板卡与MVB总线之间的数据交互，从而实现MVB主设备与CPU板卡之间稳定连接并且MVB主设备能够直接接入背板。另外，由于使用了变压器15，将MVB接口电路14与DB9接口 16进行信号隔离，从而提高了抗干扰性能。
[0019]更为具体的，本实施例中多功能列车总线主设备实现基于VME背板总线与CPU板卡进行连接，并实现CPU板卡与MVB总线之间的数据交互的处理过程为:
[0020]VME背板总线接口 11将来自CPU板卡的VME总线数据发送至电平转换电路12 ;电平转换电路12将数据信号由5V转换为3.3V，并发送至FPGA协议控制电路13 ；FPGA协议控制电路13基于MVB协议对数据进行打包，并将打包后的数据发送至MVB接口电路14 ；MVB接口电路14将数据由TTL信号转换成差分信号，并通过DB9接口 16发送至MVB总线；
[0021]DB9接口 16将来自MVB总线的数据发送至MVB接口电路14 ；MVB接口电路14将数据由差分信号转换成TTL信号，并发送至FPGA协议控制电路13 ；FPGA协议控制电路13基于MVB协议对数据进行解包，并将解包后的数据发送至电平转换电路12 ;电平转换电路12将数据信号由3.3V转换成5V，通过VME背板总线接口 11发送至VME总线，并通过VME总线发送至CPU板卡。
[0022]在本实施例中，所述电平转换电路在具体实现时可以采用4LVTH2245PW、74LVT126PW、SN74AC573PWR三种电平转换芯片；所述FPGA协议控制电路在具体实现时可以采用XC6SLX9-2FT2561芯片；所述MVB接口电路在具体实现时可以采用MAX3088ESA芯片。
[0023]需要注意的是，上述FPGA协议控制电路中，需要通过对FPGA固件编程，实现对数据基于MVB协议的打包及解包。
[0024]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种多功能列车总线主设备，其特征在于，包括:通用模块欧洲卡VME背板总线接口、电平转换电路、现场可编程门阵列FPGA协议控制电路、多功能列车总线MVB接口电路、9针数据总线DB9接口；其中，所述电平转换电路分别与所述VME背板总线接口、所述FPGA协议转换电路双向连接；所述MVB接口电路分别与所述FPGA协议控制电路、所述DB9接口双向连接； 所述VME背板总线接口，用于提供与VME总线之间的接口 ； 所述电平转换电路，用于对所述VME背板总线接口与所述FPGA协议控制电路之间的信号进行电平转换； 所述FPGA协议控制电路，用于对来自所述MVB接口电路的数据基于MVB协议进行解包，并发送至所述电平转换电路；或者对来自所述电平转换电路的数据基于MVB协议进行打包，并发送至所述MVB接口电路； 所述DB9接口，用于提供与MVB总线之间的接口。
2.根据权利要求1所述的多功能列车总线主设备，其特征在于，所述电平转换电路具体用于:将来自所述VME背板总线接口的5V信号转换为3.3V ;或者将来自所述FPGA协议控制电路的3.3V信号转换为5V。
3.根据权利要求1所述的多功能列车总线主设备，其特征在于，所述MVB接口电路具体用于:将来自DB9接口的数据由差分信号转换为TTL信号；或者将来自FPGA协议控制电路的数据由TTL信号转换为差分信号。
4.根据权利要求1所述的多功能列车总线主设备，其特征在于，还包括:变压器，所述变压器位于所述MVB接口电路与所述DB9接口之间，用于对MVB接口电路与DB9接口进行信号隔离。
【专利摘要】本发明提供一种多功能列车总线主设备，使得将来自CPU板卡的VME总线数据通过VME背板总线接口、电平转换电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议打包后通过MVB接口电路、DB9接口发送至MVB总线；或者将来自MVB总线的数据通过DB9接口、MVB接口电路发送至FPGA协议控制电路，经FPGA协议控制电路对数据基于MVB协议解包后通过电平转换电路、VME背板总线接口发送至VME总线，并通过VME总线发送至CPU板卡，从而解决了现有技术中基于PC104总线的MVB主设备与CPU板卡之间连接稳定性较差并且MVB主设备无法直接接入背板的问题，实现了MVB主设备与CPU板卡之间稳定连接并且MVB主设备能够直接接入背板。
【IPC分类】H04L12-40
【公开号】CN104717112
【申请号】CN201310689039
【发明人】刘鹏, 刘维洋, 何勇, 王永刚, 连承华
【申请人】北车大连电力牵引研发中心有限公司
【公开日】2015年6月17日
【申请日】2013年12月11日