一种基于可编程逻辑器件的信号转换装置的制造方法
【技术领域】
[0001]本发明属于信号处理技术领域，更具体地，涉及一种基于可编程逻辑器件的信号转换装置。
【背景技术】
[0002]随着视频显示技术的不断发展，画面分辨率从最初的720P、1080P提高到了现在的4k*2K、8K*4K，画面刷新率也从最初的30Hz、60Hz上升到了现在的120Hz、240Hz。为了满足高分辨率的显示要求，显示传输技术在不断的更新，从早期支持低分辨率的LVDS传输技术发展到能支持高分辨率的DP、MIPI和V-BY-0NE等传输技术，且各种传输技术的传输协议也在不断的进行升级，如DP传输技术的传输协议从原来的DP1.1升级到了 DP1.2。
[0003]由于LVDS等传统接口的液晶模组还继续在生产，其测试装置未进入代换周期仍将继续使用，模组生产商虽然也生产DP1.2液晶模组，但为了保护投资、降低生产成本，需要有效的利用现有的LVDS信号测试设备以避免大批量的购买DP1.2信号专业测试设备。为了能在短时期内低成本的大批量生产DP1.2液晶模组并保证其良品率，需要一种能将现有LVDS信号测试设备输出的LVDS信号转换成DP1.2液晶模组能够识别的DP1.2信号。
[0004]当前，LVDS信号转DP信号的技术方案大多是基于DP桥片实现的，其传输协议只支持DP1.1，其单通道数据传输速率最大只能支持2.7Gbps，不能满足DP1.2液晶模组的测试需求。
【发明内容】
[0005]针对现有技术的以上缺陷或改进需求，本发明提供了一种基于可编程逻辑器件的信号转换装置，其目的在于解决当前的LVDS信号转DP信号的技术方案传输协议支持过低的问题。
[0006]为实现上述目的，按照本发明的一个方面，提供了一种基于可编程逻辑器件的信号转换装置，包括信号处理单元、LVDS信号输入接口和DP信号输出接口，该信号处理单元集成于一颗可编程逻辑器件中；该可编程逻辑器件具有耦接LVDS信号输入接口的LVDS输入端子及耦接DP信号输出接口的DP输出端子；该信号处理单元用于将LVDS信号转换成DP信号。
[0007]优选的，上述基于可编程逻辑器件的信号转换装置，其信号处理单元具有LVDS解码模块，该LVDS解码模块通过LVDS输入端子耦接LVDS信号输入接口，LVDS解码模块用于将LVDS信号输入接口输入的LVDS信号解析成图像数据和时序信息。
[0008]优选的，上述基于可编程逻辑器件的信号转换装置，其信号处理单元具有DP编码模块，该DP编码模块通过DP输出端子耦接DP信号输出接口，DP编码模块根据DP1.2协议将所述图像数据按照所述时序信息进行编码生成DP1.1信号或DP1.2信号。
[0009]优选的，上述基于可编程逻辑器件的信号转换装置，还包括第一缓存芯片，所述可编程逻辑器件具有缓存端子，所述信号处理单元具有缓存控制模块；该缓存控制模块通过上述缓存端子连接上述第一缓存芯片。
[0010]优选的，上述基于可编程逻辑器件的信号转换装置，所述可编程逻辑器件具有控制端子，所述信号处理单元具有主控模块，控制信号通过该控制端子输入上述主控模块；该主控模块根据上述控制信号控制上述缓存控制模块对上述第一缓存芯片的读写；上述主控模块可根据外部模式设置命令设置LVDS信号转DP信号的直通模式或倍频模式。
[0011]优选的，上述基于可编程逻辑器件的信号转换装置，还包括第二缓存芯片，上述DP输出端子通过该第二缓存芯片耦接所述DP信号输出接口。
[0012]优选的，上述信号处理单元具有先入先出序列处理模块，上述DP编码模块包括多个DP编码子模块；该先入先出序列处理模块将从缓存控制模块中读取的图像数据经缓存处理后分别写入到所述多个DP编码子模块中。
[0013]优选的，上述DP信号输出接口的个数和所述DP输出端子的个数均与所述DP编码子模块的个数相同，每个DP编码子模块分别通过一个DP输出端子与一个DP信号输出接口耦接。
[0014]优选的，上述基于可编程逻辑器件的信号转换装置，还包括多个第二缓存芯片，第二缓存芯片的个数与DP编码子模块的个数相同，每个DP编码子模块分别通过一个第二缓存芯片与一个DP信号输出接口耦接。
[0015]优选的，每个DP输出端子均包括4个高速收发器，每个高速收发器的数据传输速率大于3Gbps，并且可以向下兼容2.7Gbps、l.62Gbps的数据传输速率。
[0016]本发明提供的基于可编程逻辑器件的信号转换装置，其LVDS信号输入接口可支持1、2、4、和/或8LINK的LVDS接入；其DP输出接口可支持两路DP信号输出；该信号转换装置支持图像的直通和倍频转换输出。
[0017]总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果:
[0018](1)本发明提供的信号转换装置，实现LVDS信号到DP1.2或DP1.1传输协议的信号转换功能，而DP1.2传输协议兼容旧版DP1.1传输协议，单数据通道支持5.4Gbps/3.24Gbps/2.7Gbps/l.62Gbps的传输速率，支持4K*2K@60Hz的分辨率；与现有技术相比，解决了当前的LVDS信号转DP信号的传输协议支持过低的问题，可满足当前视频支持大分辨率需求；
[0019](2)本发明提供的信号转换装置，其主控模块根据外部的模式设置，配置LVDS信号转DP信号的直通和/或倍频模式，实现LVDS低刷新率的信号输入，实现高刷新率的DP信号输出，突破了 LVDS传输高分辨率的瓶颈。
【附图说明】
[0020]图1是本发明实施例提供的一种基于可编程逻辑器件的信号转换装置的功能框图。
【具体实施方式】
[0021]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0022]如图1所示，本发明实施例提供的一种基于可编程逻辑器件的信号转换装置(以两路DP信号输出为例)，采用FPGA加外围接口配合缓存的技术方案，其FPGA内部嵌入LVDS解码模块、主控模块、缓存控制模块和DP编码模块，构成信号处理单元；具有1路LVDS信号输入接口和2路DP信号输出接口 ；实施例提供的这种基于可编程逻辑器件的信号转换装置，其FPGA内还嵌入了先进先出队列处理模块(FIFO);其DP编码模块具有两路编码子模块，分别为第一 DP编码子模块和第二 DP编码子模块。
[0023]工作中，LVDS解码模块对接收的LVDS信号解码，获取LVDS信号的时序信息和图像数据；
[0024]缓存控制模块将上述图像数据存储到第一缓存芯片中，与此同时主控模块根据外部模式设置获取配置参数；缓存控制模块按照上述时序信息和配置参数从第一缓存芯片中读取相应的图像数据发送FIFO，经由FIFO将图像数据发送到DP编码模块，由DP编码模块根据DP1.2协议将上述图像数据按照上述时序信息进行编码生成DP1.1信号或DP1.2信号;
[0025]其中，LVDS解码模块支持11 ink、21 ink、41 ink和81 ink信号接入，输出时序信息和图像数据；第一缓存芯片用于缓存图像数据；缓存控制模块用于控制第一缓存芯片的读写操作；主控模块用于根据外部模式配置信息与上述时序信号控制缓存控制模块；FIF0将接收的一路图像数据转换为两路输出；第一 DP编码子模块和第二 DP编码子模块用于按照配置处理FIFO输出的两路图像数据，获取两路DP信号；通过DP信号输出接口输出两路DP1.2或DP1.1信号；支持图像的直通或倍频转换；
[0026]其中，LVDS解码模块对llink、21ink、41ink、81ink的LVDS信号接收解码，解码出LVDS的时序信息和图像数据；将时序