寄存器、缓冲或缓存、主存储器、等等；以及数字发射介质包括计算机网络、点对点通信装置、以及载波发射介质，仅举几例。
[0078]计算机处理通常地包括执行(运行)程序或程序的部分，现有的程序值和状态信息，以及通过操作系统用于管理处理的执行的资源。操作系统(OS)是管理一台计算机的资源共享以及提供给程序员用于访问这些资源的界面的软件。操作系统处理系统数据和用户输入，以及通过配置和管理任务以及内部系统资源作为系统对用户和程序员的一项服务响应。
[0079]计算机系统可能，例如，包括至少一个处理单元、关联内存和大量的输入/输出(I/
O)器件。当执行计算机程序时，计算机系统根据计算机程序处理信息并且通过I/O器件生生成成的输出信息。
[0080]在前面的说明中，参照本发明实施例的特定例子已经对本发明进行了描述。然而，很明显各种修改和变化可以在不脱离附属权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。
[0081]本发明所讨论的连接可以是任何类型的连接。该连接适于将信号从或发射到各自的节点、单元或器件，例如通过穿孔中间器件。因此，除非暗示或说明，连接，例如，可能是直接连接或间接连接。连接可以被说明或描述，涉及到是单一连接、多个连接、单向连接、或双向连接。然而，不同实施例可能改变连接的实现。例如，可以使用单独单向连接而不是双向连接，反之亦然。此外，多个连接可以被替换为连续地或以时间多路复用方式传输多个信号的单一连接。同样地，携带多个信号的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因此，存在发射信号的很多选项。
[0082]本发明所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下，所述逻辑真状态相当于逻辑电平O的地方所述信号是低活性。在正逻辑信号的情况下，所述逻辑真状态相当于逻辑电平I的地方所述信号是高活性。注意，本发明说所描述的任何信号可以被设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，那些被描述为正逻辑信号的信号可以被实施为负逻辑信号，以及那些被描述为负逻辑信号的信号可以被实施为正逻辑信号。
[0083]此外，当将信号、状态比特、或类似的装置分别变为其逻辑真或逻辑假状态时，术语“断言”或“设置”以及“否定”(或“非断言”或“清除”)在本发明中被使用。如果逻辑真状态是逻辑电平“I”，逻辑假状态是逻辑电平“O”。如果逻辑真状态是逻辑电平“O”，逻辑假状态是逻辑电平“I”。
[0084]为实现相同功能的任何元件的排列是有效地“关联”以便所需的功能得以实现。因此，为实现特定功能，本发明中结合在一起的任何两个元件可以被看作彼此“相关联”以便所需的功能得以实现，不论架构还是中间元件。同样地，如此关联的任何两个元件还可以被认为是彼此被“可操作连接”或“可操作耦合”以实现所需的功能。
[0085]此外，本领域所属技术人员将认识到上述描述的操作之间的界限只是说明性的。多个操作可以组合成单一的操作，单一的操作可以分布在附加操作中，并且操作可以至少在时间上部分重叠被执行。而且，替代实施例可能包括特定操作的多个例子，并且操作的顺序在各种其它实施例中会改变。
[0086]又如，例子或其中的一部分可能作为物理电路的软或代码表征被实现，或作为能够转化成物理电路的逻辑表征，例如在任何合适类型的硬件描述语言中被实现
[0087]此外，本发明不限定在非程序化硬件中被实现的物理器件或单元，但也可以应用在可编程器件或单元中。这些器件或单元通过操作能够执行所需的器件功能。该执行是根据合适的程序代码，例如，主机、微型计算机、服务器、工作站、个人电脑、笔记本、个人数字助理、电子游戏、汽车和其它嵌入式系统、手机和其它无线器件，在本申请中通常表示“计算机系统”。
[0088]然而，其它修改、变化和替代也是可能的。说明书和附图相应地被认为是从说明性的而不是严格意义上来讲的。
[0089]在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单词“包括”不排除其它元素或随后在权力要求中列出的那些步骤的存在。此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元素限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”是用于任意差分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。某些措施在相互不同的权利要求中被列举的事实并且不表示这些措施的组合不能被用于获取优势。
【主权项】
1.一种用于在控制器局域网络CAN中操作的收发器电路，所述控制器局域网络CAN具有CAN总线网络和控制单元，并且支持灵活的数据速率CAN FD，其中所述收发器电路包括: 发射CAN路径和接收CAN路径； 位于所述发射CAN路径上的输入节点； 检测模块，所述检测模块操作地耦合于所述发射CAN路径上的所述输入节点，并且被布置成:在输入帧在所述CAN总线网络上被发射之前从所述控制单元接收所述输入帧，以及，确定所述发射CAN路径上的所述输入帧是否包含CAN FD帧；以及 至少一个切换模块，所述切换模块操作地耦合于所述检测模块并且可耦合于所述CAN总线网络，其中所述至少一个切换模块操作用于，响应于所述输入帧被确定为包含CAN FD帧，来给所述CAN总线网络赋予第一电压值，。2.根据权利要求1所述的收发器电路，其中在CANFD帧的高比特速率区域期间，所述至少一个切换模块被激活。3.根据权利要求2所述的收发器电路，其中在所述高比特速率区域内的显性到隐性的转变期间，所述至少一个切换模块被激活。4.根据权利要求2所述的收发器电路，其中在CANFD帧的高比特速率区域期间，所述至少一个切换模块被单独激活。5.根据任何一项前述权利要求所述的收发器电路，其中所述至少一个切换模块包括至少一个差动开关。6.根据权利要求5所述的收发器电路，其中所述第一电压值是预定参考值，所述预定参考值是通过所述至少一个切换模块将CAN总线(CANH和CANL)上的差动输出信号短路来定义的。7.根据任何一项前述权利要求7所述的收发器电路，其中所述至少一个切换模块操作用于经由至少一个驱动器耦合于所述检测模块，所述至少一个驱动器被布置成，驱动从第一 CAN(CANH)线到地或从第二 CAN(CANH)线到电源电压的CAN总线。8.根据权利要求7所述的收发器电路，还包括唤醒接收器，所述唤醒接收器操作地耦合于CAN总线，并且被布置成:响应于来自所述至少一个驱动器的信号来提供选择性唤醒功會K。9.根据权利要求8所述的收发器电路，还包括比较功能，所述比较功能操作地耦合于所述检测模块，并且被布置成:响应于将由所述检测模块提供的接收帧与专用CAN消息进行比较来发起唤醒。10.根据任何一项前述权利要求所述的收发器电路，其中所述检测模块被布置成:确定所述输入帧是否包括隐性预留比特或者显性预留比特。11.根据权利要求10所述的收发器电路，其中所述预留比特是扩展数据长度(EDL)比特。12.根据任何一项前述权利要求10所述的收发器电路，其中所述至少一个切换模块操作用于在显性到隐性转变期间给所述CAN总线网络赋予所述第一电压值，并且操作用于在隐性到显性转变期间可以禁用所述CAN总线网络上的所述第一电压值。13.根据任何一项前述权利要求1-10所述的收发器电路，其中所述至少一个切换模块操作用于，在显性到隐性转变期间给所述CAN总线网络赋予所述第一电压值，并且操作用于一旦完成所述显性到隐性转变就禁用所述CAN总线网络上的所述第一电压值。14.根据任何一项前述权利要求所述的收发器电路，其中所述收发器电路还包括驱动器模块，所述驱动器模块操作地耦合于所述检测模块和所述切换模块，并且所述检测模块通过响应于所述输入帧被确定为包含CAN H)帧而给所述切换模块施加控制信号，来启用所述驱动器模块，以给所述CAN总线网络赋予所述第一电压值。15.—种集成电路，包括根据任何一项前述权利要求所述的收发器电路。16.—种用于在控制器局域网络CAN中通信的方法，所述控制器局域网络CAN具有CAN总线网络和控制单元，并且支持灵活的数据速率CAN FD，所述方法包括: 在所述CAN总线网络上发射输入帧之前，从位于发射CAN路径上的输入节点上的所述控制单元接收所述输入帧； 确定所述输入帧是否包含CAN FD帧；以及 响应于所述输入帧被确定为包含CAN H)帧，激活至少一个切换模块，从而给所述CAN总线网络赋予第一电压值。17.—种非临时性计算机程序产品，包括在控制器局域网络中通信的可执行程序代码，当所述可执行程序代码操作用于在收发器电路上执行的时候，执行根据权利要求16所述的方法。
【专利摘要】描述了用于在具有CAN总线网络和控制单元并且支持灵活数据速率(CAN？FD)的控制器局域网络CAN中操作的收发器电路。所述收发器电路包括：发射CAN路径和接收CAN路径；位于所述发射CAN路径上的输入节点；检测模块，所述检测模块操作地耦合于所述发射CAN路径上的所述输入节点并且被布置成在所述CAN总线网络上发射输入帧之前从所述控制单元接收输入帧并且确定所述发射CAN路径上的所述输入帧是否包含CAN？FD帧；以及至少一个切换模块，所述切换模块操作地耦合于所述检测模块并且耦合于所述CAN总线网络，其中所述至少一个切换模块操作用于响应于所述输入帧被确定为包含CAN？FD帧来给所述CAN总线网络赋予第一电压值。
【IPC分类】H04B1/04, H04L12/28
【公开号】CN105453440
【申请号】CN201380078425
【发明人】菲利佩·穆尼耶, 菲利佩·瓜耶内切
【申请人】飞思卡尔半导体公司
【公开日】2016年3月30日
【申请日】2013年7月24日
【公告号】EP3025426A1, WO2015011515A1