一种基于arm的数据采集网络上传装置及方法
【技术领域】
[0001]本发明涉及通信技术领域，具体的说是一种效率高、成本低的基于ARM的数据采集网络上传装置及方法。
【背景技术】
[0002]目前的数据采集网络上传装置大多是仅仅采用带千兆MAC的FPGA通过外部PHY芯片实现的。但是FPGA实现的千兆网具有对本身的资源消耗大，开发难度大，开发成本高，周期长等缺点。而且FPGA实现千兆网络还需要软核支持，然而软核的价格又比较昂贵，限制了其发展。
[0003]随着ARM的快速发展，其芯片本身越来越多的支持或者内嵌了千兆MAC，并且芯片价格也在不断的下降。而基于ARM实现的此装置能非常好的解决以上缺点。FPGA仅实现数据的快速采集和传递功能，ARM实现数据的打包和上传。各自只做最擅长的工作。提高的系统的效率，降低了开发周期和开发难度。
【发明内容】
[0004]本发明针对现有技术中存在的缺点和不足，提出了一种效率高、成本低的基于ARM的数据采集网络上传装置及方法。
[0005 ]本发明可以通过以下措施达到:
一种基于ARM的数据采集网络上传装置，其特征在于设有用于进行数据采集和处理的FPGA模块；用于接收FPGA模块输出的数据并按照UDP协议进行打包上传的ARM模块；用于接收ARM模块上传数据的PHY模块;与PHY模块相连接的RJ45接口模块。
[0006]本发明所述FPGA模块采用ALTERACyclone V系列，负责数据采集和处理，并传给ARM模块。
[0007]本发明所述ARM模块采用ATMELSAMA5系列。负责接收FPGA上传的数据，并按照UDP协议进行打包传送。
[0008]本发明所述PHY模块采用Micrelksz9031系列。负责实现网络传输的物理层功會K。
[0009 ] 本发明所述RJ45接口可以将数据上传至上位机或路由器，由上位机来和ARM通信，并负责接收ARM上传的数据，并显示数据波形。
[0010]本发明还提出了一种基于ARM的数据采集网络上传方法，其特征在于包括以下步骤:
步骤1:FPGA模块从数据源(PIN管)获取原始数据，将数据处理后的结果发送给ARM ;步骤2:FPGA模块将获取的数据传递给ARM模块，其中通过硬件电路上复用多个数据输入输出端口(10端口)，同时在软件上通过算法对同一时刻到来的端口上的数据位进行合并，并解析出具体数据，来实现FPGA模块与ARM模块之间单次传递数据位宽的提高；
步骤3:ARM模块对接收数据进行重组、重新分包后上传至上位机或路由器，通过上位机完成对数据的显示输出。
[0011 ]本发明在FPGA模块与ARM模块的交互过程中，提高了FPGA与ARM之间单次传递数据的位宽，使数据传递速率提升了数十倍;ARM模块通过对接收数据进行重组、重新分包，提升了单位时间的发包数。大大提高了网络带宽的利用率。进而提升网络上传速率;通过以上两部分的配合，层层提高速度，使该装置的整体数据交互效率有了很大的提升;与现有技术相比，基于ARM实现了千兆位以太网，同时还具有成本低廉，安全可靠等特点，适合多领域大量数据的数据采集和上传应用。
[0012]【附图说明】:
附图1是本发明的结构框图。
[0013]附图标记:数据库1、FPGA模块2、ARM模块3、PHY模块4、RJ45接口模块5、上位机或路由器6。
[0014]【具体实施方式】:
下面结合附图对本发明作进一步的说明。
[0015]本发明提出了一种基于ARM的数据采集网络上传装置，其特征在于设有用于进行数据采集和处理的FPGA模块2;用于接收FPGA模块2输出的数据并按照UDP协议进行打包上传的ARM模块3;用于接收ARM模块3上传数据的PHY模块4;与PHY模块4相连接的RJ45接口模块5。
[0016]本发明所述FPGA模块2采用ALTERACyclone V系列，负责数据采集和处理，并传给ARM模块3 0
[0017]本发明所述ARM模块3采用ATMELSAMA5系列，负责接收FPGA模块上传的数据，并按照UDP协议进行打包传送。
[0018]本发明所述PHY模块4采用Micrelksz9031系列，负责实现网络传输的物理层功會K。
[0019]本发明所述RJ45接口可以将数据上传至上位机或路由器，由上位机来和ARM通信，并负责接收ARM上传的数据，并显示数据波形。
[0020]本发明还提出了一种基于ARM的数据采集网络上传方法，其特征在于包括以下步骤:
步骤1:FPGA模块从数据源(PIN管)获取原始数据，将数据处理后的结果发送给ARM ;步骤2:FPGA模块将获取的数据传递给ARM模块，其中通过硬件电路上复用多个数据输入输出端口(10端口)，同时在软件上通过算法对同一时刻到来的端口上的数据位进行合并，并解析出具体数据，来实现FPGA模块与ARM模块之间单次传递数据位宽的提高；
步骤3:ARM模块对接收数据进行重组、重新分包后上传至上位机或路由器，通过上位机完成对数据的显示输出。
[0021]本发明利用了FPGA模块具有运算速度快，资源丰富的特点，所以采用FPGA芯片对数据源进行数据采集和处理，把数据并行传给ARM模块，ARM模块内置了 1000Mbit MAC与外部的千兆PHY模块组合并基于UDP协议对数据进行打包且通过网络上传到计算机进行数据的显示或存储;与现有技术相比，基于ARM实现了千兆位以太网，同时还具有成本低廉，安全可靠等特点，适合多领域大量数据的数据采集和上传应用。
【主权项】
1.一种基于ARM的数据采集网络上传装置，其特征在于设有用于进行数据采集和处理的FPGA模块；用于接收FPGA模块输出的数据并按照UDP协议进行打包上传的ARM模块；用于接收ARM模块上传数据的PHY模块;与PHY模块相连接的RJ45接口模块。2.根据权利要求1所述的一种基于ARM的数据采集网络上传装置，其特征在于所述FPGA模块采用ALTERA Cyclone V系列，负责数据采集和处理，并传给ARM模块。3.根据权利要求1所述的一种基于ARM的数据采集网络上传装置，其特征在于所述ARM模块采用ATMEL SAMA5系列，负责接收FPGA上传的数据，并按照UDP协议进行打包传送。4.根据权利要求1所述的一种基于ARM的数据采集网络上传装置，其特征在于所述PHY模块采用Micrel ksz9031系列，负责实现网络传输的物理层功能。5.根据权利要求1所述的一种基于ARM的数据采集网络上传装置，其特征在于所述RJ45接口将数据上传至上位机或路由器，由上位机来和ARM通信，并负责接收ARM上传的数据，并显示数据波形。6.—种基于ARM的数据采集网络上传方法，其特征在于包括以下步骤: 步骤1:FPGA模块从数据源获取原始数据，将数据处理后的结果发送给ARM ; 步骤2:FPGA模块将获取的数据传递给ARM模块，其中通过硬件电路上复用多个数据输入输出端口，同时在软件上通过算法对同一时刻到来的端口上的数据位进行合并，并解析出具体数据，来实现FPGA模块与ARM模块之间单次传递数据位宽的提高； 步骤3: ARM模块对接收数据进行重组、重新分包后上传至上位机或路由器，通过上位机完成对数据的显示输出。
【专利摘要】本发明涉及通信技术领域，具体的说是一种效率高、成本低的基于ARM的数据采集网络上传装置，其特征在于设有用于进行数据采集和处理的FPGA模块；用于接收FPGA模块输出的数据并按照UDP协议进行打包上传的ARM模块；用于接收ARM模块上传数据的PHY模块；与PHY模块相连接的RJ45接口模块，本发明所述FPGA模块采用ALTERA？Cyclone？V？系列，所述ARM模块采用ATMEL？SAMA5系列，所述PHY模块？采用Micrel？ksz9031系列，所述RJ45接口可以将数据上传至上位机或路由器，本发明与现有技术相比，基于ARM实现了千兆位以太网，同时还具有成本低廉，安全可靠等特点，适合多领域大量数据的数据采集和上传应用。
【IPC分类】H04L29/08, H04L29/06
【公开号】CN105516120
【申请号】CN201510878374
【发明人】史振国, 王建强, 郑旭东, 尹虎, 贺春芝, 刘伟, 李德和, 孙玉佩, 李昌杰, 戚明珠, 李学升, 徐家齐
【申请人】威海北洋电气集团股份有限公司, 威海北洋光电信息技术股份公司
【公开日】2016年4月20日
【申请日】2015年12月4日