7]图7为本实用新型RTC实时时钟电路的电路原理图。
[0048]图8为本实用新型FLASH闪存电路的电路原理图。
[0049]图9为本实用新型DRAM存储器电路的电路原理图。
[0050]图10为本实用新型配置芯片的电路原理图。
[0051]图11为本实用新型AVB以太网模块的电路原理图。
[0052]附图标记说明:
[0053]I—FPGA模块；2 — RTC实时时钟电路；3—FLASH闪存电路；
[0054]4一DRAM存储器电路； 5—配置芯片；6—AVB以太网模块；
[0055]7 — ISP图像信号处理器；8—图像传感器；
[0056]9一网络视频监控摄像机；10—AVB网络交换机；
[0057]11 一地面监控服务器； 12—摄像机吊装板；13—摄像机壳体；
[0058]14一镜头；15—壳体连接块； 16 —吊装板连接块；
[0059]17—转轴；18—双绞线接口； 19 一电源模块。
【具体实施方式】
[0060]如图1所示，本实用新型包括布设在煤矿井下的多台网络视频监控摄像机9，多台网络视频监控摄像机9均通过非屏蔽双绞线连接到AVB网络交换机10且通过AVB网络交换机10与地面监控服务器11连接，如图2所示，多台网络视频监控摄像机9均包括摄像机吊装板12、摄像机壳体13、嵌入安装在摄像机壳体13上的镜头14和安装在摄像机壳体13内部的视频采集传输电路板，所述摄像机壳体13的顶部设置有壳体连接块15，所述壳体连接块15的几何中心位置处设置有壳体连接块中心孔，所述摄像机吊装板12的底部设置有两块分别位于壳体连接块15两侧的吊装板连接块16，两块所述吊装板连接块16的几何中心位置处均设置有吊装板连接块中心孔，所述摄像机壳体13和摄像机吊装板12通过穿过所述壳体连接块中心孔和两个所述吊装板连接块中心孔的转轴17转动连接；所述视频采集传输电路板上集成有视频采集传输电路，如图3所示，所述视频采集传输电路包括FPGA模块I和为所述视频采集传输电路中各用电模块供电的电源模块19，以及与FPGA模块I相接的RTC实时时钟电路2、FLASH闪存电路3、DRAM存储器电路4、配置芯片5和AVB以太网模块6，所述FPGA模块I的输入端接有ISP图像信号处理器7，所述ISP图像信号处理器7的输入端接有图像传感器8 ;所述ISP图像信号处理器7为Aptina公司生产的ISP图像信号处理器APO1IAT，所述图像传感器8为Ap t ina公司生产的图像传感器ARO132AT，所述AVB以太网模块6上连接有用于连接非屏蔽双绞线的双绞线接口 18，所述双绞线接口 18外露在摄像机壳体13的外表面上。
[0061]本实施例中，所述镜头14为鱼眼镜头。鱼眼镜头的可视范围大，水平视角大于120°，垂直视角大于120°，使得整个网络视频监控摄像机9可以监控更多的区间。
[0062]如图4A?4M所示，本实施例中，所述FPGA模块I为FPGA芯片EP3C5E144C8N。
[0063]如图5所示，本实施例中，所述ISP图像信号处理器AP0101AT的DOO?D06引脚依次对应与所述FPGA芯片EP3C5E144C8N的第73?80引脚相接，所述ISP图像信号处理器AP0101AT的D07引脚与所述FPGA芯片EP3C5E144C8N的第83引脚相接，所述ISP图像信号处理器AP0101AT的SCLK引脚与所述FPGA芯片EP3C5E144C8N的第84引脚相接，且通过电阻R3与电源模块19的+3.3V电压输出端相接；所述ISP图像信号处理器AP0101AT的SDA引脚与所述FPGA芯片EP3C5E144C8N的第85引脚相接，且通过电阻R2与电源模块19的+3.3V电压输出端相接；所述ISP图像信号处理器AP0101AT的PCLK引脚与所述FPGA芯片EP3C5E144C8N的第86引脚相接，所述ISP图像信号处理器AP0101AT的ECLK引脚与所述FPGA芯片EP3C5E144C8N的第87引脚相接，所述ISP图像信号处理器AP0101AT的VS引脚与所述FPGA芯片EP3C5E144C8N的第69引脚相接，所述ISP图像信号处理器AP0101AT的HS引脚与所述FPGA芯片EP3C5E144C8N的第70引脚相接；所述ISP图像信号处理器AP0101AT的NRST引脚通过电阻Rl与电源模块19的+3.3V电压输出端相接，所述ISP图像信号处理器AP0101AT的MSCLK引脚通过电阻R6与电源模块19的+1.8V电压输出端相接，所述ISP图像信号处理器AP0101AT的MSDA引脚通过电阻R5与电源模块19的+1.8V电压输出端相接，所述ISP图像信号处理器AP0101AT的STANDBY引脚通过电阻R7接地，所述ISP图像信号处理器AP0101AT的FS引脚通过电阻R8接地。
[0064]如图6所示，本实施例中，所述图像传感器AR0132AT的DOO?DOll引脚依次对应与所述ISP图像信号处理器AP0101AT的D1?DIll引脚相接，所述图像传感器AR0132AT的EXTCLK引脚与所述ISP图像信号处理器AP0101AT的ECO引脚相接，所述图像传感器AR0132AT的RST引脚与所述ISP图像信号处理器AP0101AT的RSTO引脚相接，且通过电阻R31与电源模块19的+1.8V电压输出端相接，所述图像传感器AR0132AT的SCLK引脚与所述ISP图像信号处理器AP0101AT的MSCLK引脚相接，所述图像传感器AR0132AT的SDA引脚与所述ISP图像信号处理器AP0101AT的MSDA引脚相接，所述图像传感器AR0132AT的PCLK引脚与所述ISP图像信号处理器AP0101AT的PCLKI引脚相接，所述图像传感器AR0132AT的FV引脚与所述ISP图像信号处理器APO1I AT的FVI引脚相接，所述图像传感器ARO13 2AT的LV引脚与所述ISP图像信号处理器AP0101AT的LVI引脚相接，所述图像传感器AR0132AT的TRIGGER引脚与所述ISP图像信号处理器AP0101AT的TO引脚相接，所述图像传感器AR0132AT的SADDR引脚通过电阻R32与电源模块19的+1.8V电压输出端相接，所述图像传感器AR0132AT的OE引脚通过电阻R33接地。
[0065]如图7所示，本实施例中，所述RTC实时时钟电路2包括实时时钟芯片ISL1208和晶振Y1，所述实时时钟芯片ISL1208的第I引脚与晶振Yl的一端相接，所述实时时钟芯片ISL1208的第2引脚与晶振Yl的另一端相接，所述实时时钟芯片ISL1208的第3引脚与电源模块19的+3.3V电压输出端相接，所述实时时钟芯片ISL1208的第4引脚接地，所述实时时钟芯片ISL1208的第5引脚与所述FPGA芯片EP3C5E144C8N的第110引脚相接，且通过电阻R21与电源模块19的+3.3V电压输出端相接；所述实时时钟芯片ISL1208的第6引脚与所述FPGA芯片EP3C5E144C8N的第111引脚相接，且通过电阻R20与电源模块19的+3.3V电压输出端相接，所述实时时钟芯片ISL1208的第7引脚与所述FPGA芯片EP3C5E144C8N的第24引脚相接，且通过电阻R19与电源模块19的+3.3V电压输出端相接，所述实时时钟芯片ISL1208的第8引脚与电源模块19的+3.3V电压输出端相接。
[0066]如图8所示，本实施例中，所述FLASH闪存电路3包括芯片H27U1G8F2B，所述芯片H27U1G8F2B的第7引脚与所述FPGA芯片EP3C5E144C8N的第127引脚相接，且通过电阻R12与电源模块19的+3.3V电压输出端相接；所述芯片H27U1G8F2B的第8引脚与所述FPGA芯片EP3C5E144C8N的第128引脚相接，所述芯片H27U1G8F2B的第9引脚与所述FPGA芯片EP3C5E144C8N的第129引脚相接，所述芯片H27U1G8F2B的第12引脚和第37引脚均与电源模块19的+3.3V电压输出端相接，所述芯片H27U1G8F2B的第13引脚和第36引脚均接地，所述芯片H27U1G8F2B的第16?19引脚依次对应与所述FPGA芯片EP3C5E144C8N的第132?136引脚相接，所述芯片H27U1G8F2B的第29?32引脚依次对应与所述FPGA芯片EP3C5E144C8N的第112?115引脚相接，所述芯片H27U1G8F2B的第41?44引脚依次对应与所述FPGA芯片EP3C5E144C8N的第119?124引脚相接。
[0067]如图9所示，本实施例中，所述DRAM存储器电路4包括芯片K4S641632UC-70T，所述芯片 K4S641632UC-70T 的第 2、4、5、7、8、10、11、13、42、44、45、47、48、50、51 和 53 引脚依次对应与所述 FPGA 芯片 EP3C5E144C8N 的第 28、30、31、32、33、34、38、39、54、53、52、51、50、49、46和44引脚相接，所述芯片K4S641632UC-70T的第19引脚与所述FPGA芯片EP3C5E144C8N的第7引脚相接，且通过电阻R16与电源模块19的+3.3V电压输出端相接；所述芯片K4S641632UC-70T的第16引脚与所述FPGA芯片EP3C5E144C8N的第42引脚相接，且通过电阻R15与电源模块19的+3.3V电压输出端相接；所述芯片K4S641632UC-70T的第17引脚与所述FPGA芯片EP3C5E144C8N的第11引脚相接，且通过电阻R14与电源模块19的+3.3V电压输出端相接；所述芯片K4S641632UC-70T的第18引脚与所述FPGA芯片EP3C5E144C8N的第10引脚相接，且通过电阻R13与电源模块19的+3.3V电压输出端相接；所述芯片 K4S641632UC-70T 的第 23、24、25、26、29、30、31、32、