专利名称：形成晶格调制半导体基片的制作方法
技术领域：
本发明涉及制作晶格调制(lattice-tuning)半导体基片，尤其但是并非仅涉及制作驰豫SiGe(硅储)“虚拟基片”，该驰豫SiGe“虚拟基片”适于生长其中可制作诸如MOSFET之类的有源半导体器件的应变硅或SiGe活化层和无应变III-V半导体活化层。
背景技术：
已知可通过在Si晶片上外延生长应变硅层，该硅晶片具有插入在硅晶片和应变硅层之间的驰豫SiGe缓冲层，以便在应变Si层内制作诸如MOSFET之等的半导体器件，从而提高半导体器件的性能。由于提供缓冲层的目的在于增大与下层Si基片的晶格单元长度相关的晶格单元长度，所以通常称之为虚拟基片。
还已知可通过在硅基片上外延生长硅和锗的合金(SiGe)以形成缓冲层。由于SiGe的晶格单元长度大于Si的普通晶格单元长度，所以如果缓冲层允许驰豫，则可通过提供这样的缓冲层来实现所需的晶格单元长度增大。
缓冲层的驰豫不可避免地包括在缓冲层中生成位错以缓解应变。这些位错通常从下层表面形成半环，并延伸形成应变界面上的长位错。然而，生成延伸过缓冲层的厚度的线位错，会对基片的质量造成损害，这是因为这种位错会在有源半导体器件中造成表面不平并导致电子散射。更进一步，因为需要很多位错以缓解SiGe层中的应变，所以这些位错不可避免的会互相作用从而导致线位错的牵制(pinning)。此外，进一步的驰豫需要更多的位错，这将使线位错的密度更高。
正如US5442205、US5221413、WO98/00857和JP 6-252046中所披露的那样，用于制作此类缓冲层的现有技术包括对层中的Ge组分进行线性渐变，以使应变界面分布在渐变区域上。这意味着，所形成的位错也分布在渐变区域上并因此而不易相互作用。然而这种技术有个弱点，即位错的主要来源是同一来源形成的其上生成位错的增殖结构，从而导致位错通常成堆聚集在同一原子滑动平面上。这些成堆位错形成的应变区会使虚拟基片表面产生大量波纹，这些波纹既会对虚拟基片的质量造成损害也会导致更多线位错的产生。
US2002/0017642A1披露了一种技术，其中缓冲层由多个薄层形成，这些薄层包含交替的渐变SiGe层和位于渐变SiGe层上的单一SiGe层，其中渐变SiGe层中Ge组分比例从其形成在其上的材料的组分比例逐渐增大至增大级别，而单一SiGe层的Ge组分比例位于经过该层是基本恒定的增大级别。通过提供使Ge组分比例沿缓冲层逐步降低的渐变SiGe层和单一SiGe层的交替，使交界面侧向更易产生位错，进而减少线位错的产生，最终导致表面光滑度的提高。然而这种技术要求使用相对较厚、仔细渐变的交替层以满足性能，并且即便如此线位错的积累仍会造成性能的下降。
发明内容
本发明的目的在于提供一种形成晶格调制半导体基片的方法，较之现有技术，该方法中通过降低线位错的密度来提高性能。
根据本发明，提供了一种形成晶格调制半导体基片的方法，该方法包括a、利用延伸过在半导体表面(15)上的隔离层(11)的窗(13)，限定半导体表面(15)的被选区域(12)；b、在隔离层(11)中于窗(13)附近限定凹陷(14)；c、在半导体表面(15)的被选区域(12)上生长与半导体表面(15)的材料存在晶格失配的半导体材料的活化层(16)，以便在窗(13)中形成位错(17)从而缓解活化层(16)中的应变；以及d、进一步生长活化层(16)以覆盖隔离层(11)并延伸入凹陷(14)中，从而在凹陷(14)内形成所述半导体材料的基本无位错区域(18)。
该方法可制作高性能的虚拟基片，以SiGe基片为例，其线位错的级别极低，即从低于每平方厘米一百万个位错到基本无线位错。这是因为，在进一步生长SiGe层前，窗中的SiGe层产生的位错会缓解SiGe层的应变，从而当出现SiGe层覆盖生长时，凹陷内的SiGe区域基本上不产生位错。由此生成的虚拟基片性能较优。这些虚拟基片的高品质使其可用于特殊的场合，如微电子或全CMOS集成系统中。
该方法有个特别的优势，即该虚拟基片并不覆盖整个晶片，而仅存在于预定的区域。这些区域可以很小，甚至可小至电子器件的尺寸，从而可以利用应变硅的优势而不会影响晶片上其他器件的制作。
在本发明的优选实施例中，在活化层的生长延伸入凹陷之后，去除活化层中已经覆盖隔离层的部分，从而将窗中所述半导体材料区域与凹陷中所述半导体材料的基本无位错区域隔离开。优选地，活化层中已经覆盖隔离层的部分，通过抛平至隔离层的水平面来去除。一旦该表面被抛平，则留下基本无位错的虚拟基片，其通过通常为Si氧化物的隔离层的材料与基片完全隔离开。
在本发明进一步的发展中，在活化层的生长延伸入凹陷之后，从半导体表面去除除了凹陷附近之外的活化层和隔离层，从而在半导体表面上留下通过隔离层部分与半导体表面隔离开的所述半导体材料的基本无位错区域。优选通过蚀刻从半导体表面去除活化层和隔离层。氧化物上留下的虚拟基片是制作应变硅器件的理想模板，这些器件可与半导体基片上的“正常”硅器件集成在一起。因而虚拟基片仅需在需要提高应变硅的性能的器件下制作。虚拟基片下的氧化物通常配置地薄以使表面尽可能保持平整从而便于器件处理。
在高温下对活化层进行退火，从而基本上完全消除活化层中的应变。进一步，在从室温到1200摄氏度的范围之内、优选从350摄氏度到900摄氏度的范围之内的温度下生长活化层，并且在从室温到1500摄氏度的范围之内、优选从500摄氏度到1200摄氏度的范围之内的高温下对活化层进行退火。
活化层可具有在SiGe层中基本恒定的锗组分比例。可选地，活化层可包含第一子层和第二子层，子层中的一个具有在该子层中基本恒定的锗组分比例，子层中的另一个具有在该层中从第一级别增加至高于第一级别的第二级别的锗组分比例。在这种情况下，在生长第一子层和生长第二子层之间，进行中间处理。该中间处理可包括，在高温下对第一子层进行退火以便基本上完全消除第一子层中的应变的步骤。进一步，该中间处理步骤包括化学的机械抛平步骤。
可通过选择性外延生长处理来生长活化层，例如化学汽相沉积(CVD)。
为更好地理解本发明，将参考附图，附图包括附图1～5为示出根据本发明的晶格调制半导体基片形成中的连续步骤的解释性剖面图。
具体实施例方式
以下说明针对如何在插入有SiGe缓冲层的下层硅基片上形成虚拟晶格调制硅基片。但是应理解，本发明也可用于制作其他类型的晶格调制半导体基片，其中包括中止允许III-V与硅结合的完全驰豫纯Ge的基片。根据本发明还可包括，在外延生长处理中使用诸如锑之类的一种或多种表面活化剂，以降低表面能量从而使得虚拟基片表面更为光滑且线位错的密度更低。
参见图1，在根据本发明用于形成驰豫SiGe虚拟基片的示例性方法中，其中该驰豫SiGe虚拟基片适于生长其中可制作诸如MOSFET之类的有源半导体器件的应变Si或SiGe活化层和无应变III-V半导体活化层，在硅基片10上生长Si氧化物的隔离层11，在限定出待蚀刻区域之后选择性地蚀刻隔离层11，例如可通过在氧化层上敷上光阻材料层并选择性地曝光和显影光阻材料层以形成光阻材料掩模。该蚀刻步骤产生至少一个窗13和至少一个凹陷14，该窗13全部地贯穿氧化物延伸至硅表面15，该凹陷14仅部分地贯穿氧化物延伸以便通过氧化物层11的下层部分与硅表面15隔开。窗13和凹陷14可利用现有技术蚀刻出不同深度，例如通过依次进行两个独立的掩模和蚀刻步骤。隔离层11可包括两个独立的互相紧接着的隔离膜，例如位于硅氧化物膜之上的氮化硅膜。为形成凹陷14，可利用掩模和光阻材料曝光待蚀刻的区域，并可以下层隔离膜作为蚀刻停止层，利用选择性化学蚀刻或反应离子蚀刻选择性地蚀刻上层隔离膜。随后可通过利用另外的掩模和光阻材料曝光待蚀刻的区域，并利用蚀刻来刻穿上层隔离膜和下层膜以形成窗13。
参见图2，在随后的选择性CVD外延生长处理中，在从室温到1200摄氏度的范围之内，优选地在从350摄氏度到900摄氏度的范围之内的温度下，在由贯穿氧化物层的窗13所限定的硅表面15的被选区域12上生长SiGe层16。可于生长期间在生长气体中添加HCl或可产生HCl的氯化前体(如二氯硅烷)，使得HCl可有效地“蚀刻”在氧化物上生长的任何多晶体，同时保留在窗中生长的晶体。之所以发生这种情况是因为，多晶硅层与氧化物的弱接合使得HCl能轻易地蚀刻任意沉积物，而硅(或锗)与基片的硅的强接合不会受HCl影响。随着SiGe层16的生长，应变最终因在SiGe层16中形成位错17而消除。这些位错17通常从位于SiGe层16和周围的氧化物层11之间的边界处一直延伸到SiGe层16的上表面。
当SiGe生长到达氧化物层11的顶部时，其作为单晶体侧向覆盖生长到氧化物层11上，如图3所示。这个处理就是已知的外延侧向覆盖生长(ELO)，其可用于填充窗13附近的氧化物层11中的各个凹陷14。由于已经形成在窗13中的位错17的作用是缓解SiGe层16中的应变，所以在ELO填充的凹陷14中基本上不会形成位错。这是因为位错17仅形成在失配层的交界处，在这里即是基片10和SiGe层16的交界处，这仅发生与窗13中。由于位错受限于它们的滑动面，而它们的滑动面与硅表面15成一个角度，所以所有位错17以一个角度从氧化物窗13中上升。位错17无法接触远离窗13的晶体部分，此外，由于不存在晶格失配，所以不会有更多的位错在凹陷14中形成，这在凹陷14中留下了基本上没有的缺陷的SiGe晶体材料。
如有必要，通过在位于从室温到1500摄氏度的范围中、优选地在位于从500摄氏度到1200摄氏度的范围内的高温下进行退火步骤，可有助于SiGe层的驰豫，可在退火步骤之后在位于从室温到1500摄氏度的范围中、优选地位于在从350摄氏度到900摄氏度的范围内的温度下继续生长SiGe材料，以便形成与第一SiGe层连续的附加SiGe层，直至SiGe材料侧向覆盖生长到达氧化物层11的顶部。
在利用SiGe填充凹陷14之后，将晶片表面抛平至降到氧化物层11的水平面，以此去除覆盖到氧化物层11的SiGe层16部分，从而使SiGe的基本无位错虚拟基片18通过周围的氧化物，与下层基片10和窗13中的SiGe完全地隔开，如图4所示。
参见图5，还可在进一步的优化步骤蚀刻除下层氧化物上的虚拟基片18之外的所有氧化物和外延附生。这可通过在限定待蚀刻区域之后通过选择性蚀刻步骤实现，例如敷上光阻材料层并选择性地曝光和显影光阻材料层以形成光阻材料掩模。该光阻材料掩模是用于应变硅器件的理想模片，这些应变硅器件可与硅基片上的“正常”硅器件集成在一起的。仅需在需要提高应变硅的性能的器件下制作虚拟基片。这种情况下，需要使虚拟基片下的氧化物薄，从而使表面尽可能地保持平整以便于制作器件。
以此方式，可制作出用作其上可制作有源半导体器件的应变Si或SiGe活化层和无应变III-V半导体活化层的高品质虚拟基片。
SiGe材料中的Ge组分沿SiGe层16的厚度方向基本上为恒定，Ge组分也可是逐步变化的，以便Ge组分从层中的较低级别的第一组分，增加至层中较高级别的较高的第二组分。
可在本发明的范围内对上述方法进行各种更动。例如，可通过窗侧处的阶梯边缘形成凹陷，而不是通过隔离层的介入部分将凹陷与窗隔开，从而通过SiGe层向阶梯的覆盖生长形成虚拟基片。这实质上等于与窗交叠的凹陷，且无需覆盖生长以便生长入凹陷。
更进一步，可采用类似的方法在包含晶格失配的基片上生长非SiGe的任意合适的半导体材料。其他材料形成的基本无缺陷的虚拟基片中的位错动力学分析与前文所述相同。其他可采用类似方法生长的材料包括SiC、SiGeC、InP和GaAs。在光电领域中更为适用的生长GaAs到硅上的处理中，GaAs直接在硅基片上生长而无需准备单独的虚拟基片。
该制作技术可用于仅在需要增强电路功能的芯片(正如单芯片上的系统集成时需要用到)的一个或多个被选区域形成虚拟基片。
本发明的方法适于多个领域，包括应用到包括发光二极管(LED)和半导体激光器的光电领域，和为CMOS技术提供用于生长应变或驰豫Si、Ge或SiGe层的虚拟基片和用于高速数字界面的III-V半导体层，其中该虚拟基片可用于制作诸如双极性载流子晶体管(BJT)、场效应晶体管(FET)和谐振隧穿二极管(RTD)之类的器件。
权利要求
1.一种形成晶格调制半导体基片的方法，包括a、利用延伸过在半导体表面(15)上的隔离层(11)的窗(13)，限定半导体表面(15)的被选区域(12)；b、在隔离层(11)上于窗(13)附近限定凹陷(14)；c、在半导体表面(15)的被选区域(12)之上生长与半导体表面(15)的材料存在晶格失配的半导体材料的活化层(16)，以便在窗(13)中形成位错(17)从而缓解活化层(16)中的应变；以及d、进一步生长活化层(16)以覆盖隔离层(11)并延伸入凹陷(14)中，从而在凹陷(14)内形成所述半导体材料的基本无位错区域(18)。
2.根据权利要求1所述的方法，其中，在生长活化层(16)以延伸入凹陷(14)之后，去除活化层(16)中已经覆盖隔离层(11)的部分，从而将凹陷(14)内的所述半导体材料的基本无位错区域(18)与窗(13)内的所述半导体材料区域隔离开。
3.根据权利要求2所述的方法，其中通过将活化层(16)中已经覆盖隔离层(11)的部分抛平至降到隔离层(11)的水平面，去除活化层(16)中已经覆盖隔离层(11)的部分。
4.根据权利要求1、2或3所述的方法，其中，生长活化层(16)以延伸入凹陷(14)之后，从半导体表面(15)去除除了凹陷(14)附近之外的活化层(16)和隔离层(11)，从而在半导体表面(15)上留下通过隔离层(11)的部分与半导体表面(15)隔离开的所述半导体材料的基本无位错区域(18)。
5.根据权利要求4所述的方法，其中通过蚀刻从半导体表面(15)去除活化层(16)和隔离层(11)。
6.根据权利要求1到5中任一项所述的方法，其中在高温下对活化层(16)进行退火，从而基本上完全消除活化层(16)中的应变。
7.根据权利要求6所述的方法，其中在从室温到1200摄氏度的范围之内、优选从350摄氏度到900摄氏度的范围之内的温度下生长活化层(16)，并且在从室温到1500摄氏度的范围之内、优选从500摄氏度到1200摄氏度的范围之内的高温下对活化层(16)进行退火。
8.根据权利要求1到7中任一项所述的方法，其中半导体表面为Si表面，活化层(16)的半导体材料为SiGe。
9.根据权利要求8所述的方法，其中活化层(16)具有在SiGe层(16)中大体恒定的Ge组分比例。
10.根据权利要求8所述的方法，其中活化层(16)包含第一子层和第二子层，所述子层中的一个子层具有在该子层中基本恒定的Ge组分比例，所述子层中的另一个子层具有在该层中从第一级别增加至高于第一级别的第二级别的Ge组分比例。
11.根据权利要求10所述的方法，其中在生长第一子层和生长第二子层之间，进行中间处理。
12.根据权利要求11所述的方法，其中所述中间处理包括，在高温下对第一子层进行退火以便基本上完全消除第一子层中的应变的步骤。
13.根据权利要求11或12所述的方法，其中所述中间处理步骤包括化学的机械抛平步骤。
14.根据权利要求1到13中任一项所述的方法，其中通过选择性外延生长处理来生长活化层(16)。
15.根据权利要求14所述的方法，其中所述外延生长处理为化学汽相沉积CVD。
16.根据权利要求1到15中任一项所述的方法，进一步包括在活化层(16)之上生长其中可形成一个或多个半导体器件的应变Si层(16)的步骤。
17.根据权利要求1到16中任一项所述的方法，其中隔离层(11)为在半导体表面(15)上生长的Si氧化物层。
全文摘要
一种形成晶格调制半导体基片的方法，包括利用延伸过在Si表面(15)上的隔离层(11)的窗(13)，限定Si表面(15)的被选区域(12)；在隔离层(11)上限定通过隔离层(11)的部分与Si表面(15)隔离开的凹陷(14)；在Si表面(15)的被选区域(12)上生长SiGe层(16)，以便在窗(13)中形成位错(17)从而缓解SiGe层(16)中的应变；以及进一步生长SiGe层(16)以覆盖隔离层(11)并延伸入凹陷(14)中，从而在凹陷(14)内形成所述SiGe的基本无位错区域(18)。如果需要的话，通过抛平至降到隔离层(11)的水平面，去除已经覆盖隔离层(11)的SiGe层(16)的部分，从而将凹陷(14)中的SiGe的基本无位错区域(18)与窗(13)中的SiGe区域隔离开。更进一步，从Si表面(15)去除了凹陷(14)附近之外的活化层(16)和隔离层(11)，从而在Si表面(15)上留下通过隔离层(11)的部分与半导体表面(15)隔离开的SiGe的基本无位错区域(18)。
文档编号C30B25/04GK1879197SQ200480033330
公开日2006年12月13日 申请日期2004年10月28日 优先权日2003年11月12日
发明者亚当·丹尼尔·卡普威尔, 埃文·休伯特·克里斯威尔·帕克, 蒂莫西·约翰·戈瑞斯波 申请人:阿德弗西斯有限公司