专利名称：用于对电路部件进行布线的系统和方法
技术领域：
本发明一般涉及电子电路，尤其涉及用于对第一组电路部件和第二部件之间的布线进行布局的系统和方法。
背景技术：
随着电子技术的进展，一贯地存在对于改进的电子器件的需求。除了对这些器件中新的特征的需求，还存在使这些器件更小和更快的要求。为了使电子器件更小和更快，一般需要使得形成器件的部件在物理上更小。但是，减小这些部件的尺寸可导致妨碍器件更快速地工作的问题，甚至会导致器件出现故障。
随着电子部件的尺寸减小，连接这些部件的导线的尺寸和间隔(间距)也减小。随着电路中的导线的间距减小，这些导线的耦合电容增加。耦合电容增加又导致导线之间的干扰增加。另外，随着电子电路的复杂性增加，可能必需更长的导线(以及长度变化更大的导线)以连接电路内的各个部件。导线的长度增加导致这些导线的电阻增加。
电路中的导线的电容和电阻增加会导致一些信号通道实际上比其它的信号通道更长。换句话说，信号通过具有较高的电阻和电容的导线上的通道比通过具有较低的电阻和电容的导线上的通道要花费更长的时间。由于难以使各信号通道保持相同的长度，因此这在将来自大量部件的信号耦合到另一部件的电路中是有问题的。结果，各信号到达末端部件会花费不同的时间，并且各信号的相位会因此变得相互偏移。并且，由于电容在最长的信号线中最大，因此通过最长的信号线所需的增长的时间使得电路以较慢的速度工作。
常规而言，以两种方式中的任一种解决由信号线之间的电容导致的问题。首先，为了减小导线的电阻，可以增加其宽度。通过减小导线的电阻，有效缩短信号通道，并且各信号通过不同的信号通道导致较小的时滞(skew)。解决该问题的第二种方式是通过增加导线的间距。换句话说，增加导线的间隔。通过增加导线的间距，减小导线之间的耦合电容。电容减小导致各信号之间干扰减小、时滞较小。
解决问题的这些常规方案的问题在于，通过增加导线的宽度或通过增加导线之间的间距，电路的尺寸增加。这不利于所希望的尺寸减小。因此希望提供在不增加使用信号线的电路的尺寸的情况下减小这些信号线之间的时滞的系统和方法。
发明内容
可以通过本发明的各实施例解决上面概述的问题中的一个或更多个。在广义上，本发明包括用于配置平行导线以减小导线之间的电容变化并由此减小不同导线上的信号的时滞和信号通过导线所需的时间的系统和方法。
在一个实施例中，诸如缓冲器或锁存器的多个第一部件与诸如编码器或纠错逻辑的第二部件耦合。第一部件在物理上被配置为线状阵列。第二部件被定位在该线状阵列的末端。第一部件中的每一个通过导线与第二部件耦合，该导线具有垂直于线状阵列的方向延伸的垂直部分和平行于线状阵列的方向延伸的平行部分。不是将第一部件中的相邻的那些部件的平行部分定位为相互邻近，而是将平行部分交错排列，使得导线的平行部分不与相邻的部件的平行部分相邻。由此，最长的平行部分邻近短得多的平行部分，而不是使最长的平行部分邻近下一个最长的平行部分。结果，两个相邻的平行部分仅仅相邻两者中的较短的一个的长度。较长的平行部分的剩余部分到下一个导线的距离加倍(有效地使导线间距加倍)。
一个实施例包括一种系统，该系统包括第一部件的线状阵列；位置邻近第一部件的线状阵列的第二部件；和多个信号线。各信号线被耦合在第一部件中的相应一个与第二部件之间。各信号线包含与第一部件的线状阵列平行并具有相应的长度的平行部分。信号线被定位为使得相邻的信号线根据相应的平行部分长度被交错排列。在一个实施例中，信号线被配置为使得具有第n长的平行部分的信号线邻近具有第n短的平行部分的信号线。平行部分可被定位为使得长平行部分的长度从序列的第一边到第二边减小而短平行部分的长度从第一边到第二增加。作为替代方案，长平行部分可被定位为在序列的交替的边上具有连续减小的长度。短平行部分也被定位为在序列的交替的边上具有连续增加的长度。
大量的其它的实施例也是可能的。
通过参照附图阅读以下详细说明，本发明的其它目的和优点会变得更加明显。
图1是表示示例性电路的示图。
图2是表示更有效地利用芯片上的可用空间的常规电路布局的示图。
图3是具有根据第一示例性实施例被定位的信号线的电路。
图4是表示以常规的方式和根据一个实施例以交错排列的结构配置的多组信号线的电容变化的条形图。
图5是表示具有根据替代性实施例被定位的信号线的电路的示图。
图6是表示具有根据另一替代性实施例被定位的信号线的电路的示图。
图7是表示具有根据另一替代性实施例被定位的信号线的电路的示图。
图8是表示具有根据又另一替代性实施例被定位的信号线的电路的示图。
本发明存在各种变更和替代形式，通过附图和附带的详细说明以举例方式示出其特定实施例。应当理解，附图和详细说明的目的不在于将本发明限定为说明的特定实施例。本公开的目的在于覆盖落在由所附的权利要求书限定的本发明的范围内的所有变更、等同物和替换。
具体实施例方式
以下说明本发明的一个或更多个实施例。应当注意，以下说明的这些和任何其它实施例是示例性的，目的在于解释而非限定本发明。
在广义上，本发明包括用于配置平行导线以减小导线之间的电容变化并由此减小不同导线上的信号的时滞和信号通过导线所需的时间的系统和方法。
在一个实施例中，诸如缓冲器或锁存器的多个第一部件与诸如编码器或纠错逻辑的第二部件耦合。第一部件在物理上被配置为线状阵列。第二部件被定位在该线状阵列的末端。第一部件中的每一个通过导线与第二部件耦合，该导线具有垂直于线状阵列的方向延伸的垂直部分和平行于线状阵列的方向延伸的平行部分。不是将第一部件中的相邻的那些部件的平行部分定位为相互邻近，而是将平行部分交错排列，使得导线的平行部分不与相邻的部件的平行部分相邻。作为替代方案，使平行部分中的长的那些与平行部分中的短的那些交错排列。通过交替排列长短平行部分，信号线实际上在长平行部分的长度的一部分上具有两倍(2x)间距。(短平行部分在其全长上具有1倍间距。)这种结构稍微增加具有短平行部分的信号线(一般具有最低的电容)的电容，并显著减小具有长平行部分的信号线(一般具有最高的电容)的电容。由此减小信号线之间的电容变化(和引起的信号时滞)。并且，最长的信号线的电容减少最多，由此减少信号通过这些信号线所需的相应时间并使电路可在较高的速度下工作。
在详细说明本发明的实施例之前，说明可使用各实施例的电路的类型以及要解决的问题有用的。参照图1，示出说明示例性电路的示图。在该电路中，在图的左侧有多个部件111～114。部件111～114都是第一类型。部件111～114中的每一个通过相应的信号线131～134与第二部件120耦合。
电路100可以例如为纠错电路、总线电路或各种其它电路的一部分。不论电路的目的是什么，都可能存在许多第一类型的部件(111～114)，这些第一类型的部件都通过相应信号线(131～134)向单个部件(120)提供信号。为了制造电路100(和与其耦合的任何其它电路)，必须确定部件和信号线的物理布局。虽然图1中所示的布局简单、易于理解并在概念上与从部件111～114到部件120的数据的流动对应，但就电路使用的空间而言，这种布局的效率不是非常高。还容易看出，随着第一类型的部件的数量增加，电路所需的空间量迅速增加。由于材料的成本和加工这些材料以制造集成电路的成本较高，因此优选空间上效率更高的设计。
如上所述，电路100可以为纠错电路。这些电路可例如由XOR(异或)门的树构成。换句话说，将第一组信号输入第一XOR门，将第二组信号输入第二XOR门，以此类推。这些XOR门形成第一层。然后将这些XOR门中的每一个的输出输入第二层XOR门中的一个，并将第二层XOR门的输出输入第三层XOR门中的一个，以此类推，直到产生单个纠错信号。如果电路100是这种类型的XOR树，那么第一层中的XOR门是第一部件(111～114)，而第二层和随后的各层共同形成第二部件(120)。
参照图2，示出更有效地利用芯片上的可用空间的常规电路布局的示图。在该图中，电路200由通过一组信号线231～234耦合在一起的一组第一部件211～214(可以是与部件111～114相同的部件)和第二部件220构成。在电路200中，以线状阵列定位第一部件211～214。即，所有这些部件排成一行(在图中沿水平方向)。在线状阵列的一端定位第二部件220。
将各第一部件耦合到第二部件的信号线具有垂直于线状阵列延伸(在图中向下)的第一部分和平行于线状阵列延伸(在图中水平向右)的第二部分。可以在电路的第一层中形成各信号线的第一垂直部分，而在第二层中形成各信号线的第二平行部分。图2中所示的电路布局为电路提供十分紧凑和简单的结构。将第一部件211～214紧密地定位在一起，使得在线状阵列中只有很小的空间是不用的。类似地，将信号线231～234紧密地定位在一起，使得在信号线之间只有很少的浪费的空间。
但是，如上所述，各信号线具有相应的电容。该电容包含与在一个信号线和邻近的信号线之间产生的电容对应的第一成分和与在该信号线和地之间产生的电容对应的第二成分。第一种电容称为耦合电容，第二种电容称为负载电容。
当如图2所示将信号线非常紧密地定位在一起时，耦合电容可相当大。信号线相互越近(即，信号线的间距越小)，它们之间的耦合电容越大。因此，随着信号线的间距减小，信号线的电容也增加。如上面解释的那样，当信号线的电容增加时，信号线的有效通道长度增加，从而有可能影响线上的信号的定时。
应当注意，信号线的垂直部分的间隔一般没有平行部分密。因此平行部分对信号线的总电容的贡献比垂直部分大。
在如图2所示的电路中，信号线的平行部分具有不同的长度。由于电容是沿线的各个部分产生的(即，由于线的各个部分对电容有一定的贡献)，因此，在其它方面相等的情况下，较长的线比较短的线产生更大的电容。较长的信号线的较大的电容增加它们的有效信号通道长度，它们的有效信号通道长度已经比较短的信号线的有效信号通道长度长。这导致在较长和较短信号线的信号通道长度之间存在更大的差异，因此导致在较长和较短信号线的信号之间存在更大的时滞。另外，由于信号通过最长的信号线花费最长的时间，因此这些线限制电路可工作的速度。当最长的信号线的信号通道长度由于电容而增加时，电路的最高工作速度降低。
通过不同信号线的物理定位可能加剧这种较长的信号线相对于较短的信号线具有较大的电容和较慢的、时滞的信号的正常趋势。如上所述，图2中的信号线的平行部分具有不同的长度。具体而言，以长度的次序配置信号线的平行部分。即，最长的平行部分邻近第二长的平行部分，该第二长的平行部分邻近第三长的平行部分，以此类推。同样地，最短的平行部分邻近第二短的平行部分，该第二短的平行部分邻近第三短的平行部分，以此类推。由于长信号线使其它长信号线被定位为与它们紧邻，因此它们几乎沿其全长获得耦合电容。因此，与没有被定位为紧邻这些其它线的情况相比，这些信号线具有更大的耦合电容。
常规而言，通过简单地增加信号线的间距解决该问题。即，增加信号线之间的间隔。信号线的间距可例如增加两倍。通过增加信号线之间的间隔，降低在这些线和邻近的线之间产生的耦合电容。但这种方案并不理想，因为它要求电路占据更大的芯片空间。如果例如电路200的信号线需要1倍宽(图中为高)的空间，那么具有两倍间距的电路会需要2倍宽的空间。
本发明的各实施例通过保持信号线的间距而交错排列信号线解决该问题。即，以长短平行部分的交错序列定位信号线。应当注意，对本公开来说，“长”是指具有比所有平行部分的中间长度长的平行部分的信号线。类似地， “短”是指具有比中间长度短的平行部分的信号线。
参照图3，示出具有根据第一示例性实施例被定位的信号线的电路。在该图中，仍以线状阵列配置一组第一部件310。将第二部件320定位在阵列的一端。第一部件中的每一个通过相应的信号线与第二部件耦合。
可以看出，与部件311对应的信号线具有最长的平行部分，与部件312对应的线具有第二长的平行部分，以此类推。相反，部件316的信号线具有最短的平行部分，部件315具有第二短的平行部分，以此类推。在图3的实施例中，第n长的平行部分邻近第n短的平行部分，第n和第(n+1)长(短)的平行部分被单个短(长)平行部分分开。因此，按以下次序定位信号线的平行部分最长；最短；第二长；第二短；
第三长……或者最短；最长；第二短；第二长；第三短；……在该实施例中，长平行部分从平行部分的序列的一边到另一边长度增加。类似地，短平行部分沿穿过平行部分的序列的相同方向长度减小。
作为这种结构的结果，对于较长的平行部分的一些部分实现间距增加。例如，与部件311耦合的平行部分在其长度的大部分上具有2倍的间距，在等于与部件316耦合的平行部分的长度的其长度的一部分上具有1倍的间距。对于长平行部分中的各个连续的平行部分，2倍间距长度与1倍间距长度的比减小。
信号线的平行部分的这种交错长短定位的效果导致较长的平行部分的耦合电容减小。这种减小对于最长的平行部分最大，并随平行部分的长度减小而减小。对于短平行部分(不比中间平行部分长的平行部分)，耦合电容不减小。事实上，该耦合电容可能稍微增加，原因是，所考虑的平行部分不是被定位在一个较长的平行部分和一个较短的平行部分之间，而是被定位在两个较长的平行部分之间，这会稍微增加耦合电容。但是就信号时滞而言，这是有利的，原因是，希望所有的信号线具有相同的有效信号通道长度，因此使最长和最短的信号通道长度之间的差最小化而不是简单地使最长的信号通道长度最小化是有帮助的。并且，由于通过最长的信号线所需的时间限制电路的工作速度，因此即使在没有时滞减小的情况下，也希望减小这些线的信号通道长度。
参照图4，示出表示以常规的方式和根据一个实施例以交错排列的结构配置的多组信号线的电容变化的条形图。图4对应分别具有十根信号线的一对电路。具有最短的平行部分的线标识为1，具有最长的平行部分的线标识为10。其中一个电路类似于图2中所示的电路具有以常规的方式(按长度次序)配置的信号线的平行部分。另一电路类似于图3中所示的电路具有以交错排列的方式配置的信号线的平行部分。
从图4可以看出，对于常规的电路，信号线的电容大致线性增加。另一方面，交错排列的电路中的信号线的电容对于具有较短的平行部分的线(1～5)相对线性增加，但对于具有较长的平行部分的信号线增加较慢。如上所述，在交错排列的结构中，具有较短的平行部分的信号线的电容稍高，并且，在交错排列的结构中，具有较长的平行部分的线的电容较低。在最长的平行部分(线10)的情况下，电容大大低于常规结构。因此与在常规结构中相比，在交错排列的结构中信号线之间的电容变化较小。
参照图5，示出表示具有根据替代性实施例被定位的信号线的电路的示图。在图5中，如图3那样，以线状阵列配置第一组部件510。类似地，在线状阵列的末端定位第二部件520。第一部件中的每一个通过相应的具有垂直部分和平行部分的信号线与第二部件耦合(如上面限定的那样)。
图5的电路与图3的电路区别在于，长平行部分不仅与短平行部分交错排列，还被定位为使得连续较长/较短的平行部分位于平行部分的序列的交替的两边。即，不是从平行部分的序列的一边向另一边定位相互邻近的最长的平行部分、然后最短、然后第二长、然后第二短，以此类推，而是将一对长短平行部分放在序列的一边，然后将下一对放在序列的另一边，使得连续的各对位于交替的两边，直到序列完全被定位。换句话说，第n长的平行部分邻近第n短的平行部分，第n和第(n+2)长(短)的平行部分被单个短(长)平行部分分开。因此按以下次序定位信号线的平行部分最长；最短；第三长；第三短；……第四长；第四短；第二长；第二短。
应当注意，交错排列的平行部分的序列可如上所述从长平行部分开始，或从短平行部分开始。在一个替代性实施例中，诸如接地导线的静电线(static line)可被定位为邻近平行部分的序列。在这种情况下，为了使对应的信号线上的耦合电容最小化，可能希望将平行部分定位为使得最长的平行部分邻近静电线。如果没有邻近平行部分的序列的静电线，那么可能希望序列从短平行部分开始。
应当注意，这里所述的电路中使用具体类型的部件并不重要。在一个实施例中，第一部件可以为向编码电路(第二部件)提供数据的缓冲器或锁存器。在其它的实施例中，第一和第二部件可以不同。这些部件可以为单个的电路部件或逻辑门，或者它们可以为包含多个部件的电路。
还应注意，替代性的实施例可以具有不同的部件拓扑结构。即，可以以与上述电路不同的方式在物理上配置第一和第二部件。例如，第一部件的线状阵列可以由没有被全部定位在单个线上的一组部件构成。作为替换，这些部件可被交错排列使得它们处于多个行中。图6中示出该部件拓扑结构的例子。示出的第一部件610处于两行641和642中。应当注意，以与图3的电路相同的方式交错排列信号线的平行部分。
图7中示出替代性部件拓扑结构的另一例子。在该图中，第二部件(720)被定位在第一部件(710)的线状阵列的中央而不是阵列的末端。使第一部件与第二部件耦合的信号线与第二部件的相对的边连接。在该实施例中，根据上述说明交错排列第二部件的各边上的平行部分。这种结构还可被视为由第一部件的两个单独的线状阵列(741、742)构成，其中第二部件被定位在这两个线状阵列中的每一个的末端。
参照图8，示出另一替代性的部件拓扑结构。在该图中，第二部件(820)也被定位为相对于第一部件(810)的线状阵列在中央，而不是被定位在阵列的末端。(应当注意，第二部件720和820不需要被定位在第一部件710和810的相应线状阵列的正中央)。与图7相反，第一部件的线状阵列是连接的，而不是断开为两个单独的线状阵列。使第一部件与第二部件耦合的信号线与第二部件的最近的边连接。根据上述说明在该实施例中交错排列第二部件的各边上的平行部分。
本发明的另一替代性实施例可包含电子设计自动化工具。在集成电路的设计和布局中，使用这种工具以使诸如对电路的部件之间的迹线(导线)布线的活动自动化是很普通的。这些工具可以包含当被执行时产生包含根据本公开的交错排列的布线布局的电路部件互连的程序指令(软件代码)。认为这些软件工具为本发明的实施例。可以在各种计算机可读媒体中包括这些软件工具。类似地，执行这些软件工具的计算机系统被认为是本发明的实施例，也在本公开的范围内。
应当注意，为了在具有最大的电容的信号线中实现最大的电容降低，这里所述的实施例将最长的平行部分定位为邻近最短的部分，但这不是所有实施例所必需的。替代性实施例的交错排列可以为将各种短平行部分定位在长平行部分之间，以实现不同程度的电容降低。认为这些替代性实施例在如下面的权利要求书阐述的本发明的范围内。
本领域技术人员可以理解，可以用任意各种不同的技术和方法表示信息和信号。例如，可以用电压、电流、电磁波、磁场或粒子、光场或粒子或其任意组合表示以上说明中可能提到的数据、指令、命令、信息、信号、位、符号等。可以通过使用包含导线、金属迹线、通路、光纤等的任何适当的传输媒体在公开的系统的部件之间传送信息和信号。
可以用专用集成电路(ASIC)、现场可编程门阵列(FPGA)、存储电路、通用处理器、数字信号处理器(DSP)或其它逻辑器件、分立门或晶体管逻辑、分立硬件部件或被设计为执行这里说明的功能的其任意组合实施或执行与这里公开的实施例相关联说明的各种示例性的逻辑块、模块和电路。通用处理器可以为任意常规的处理器、控制器、微控制器或状态机等。也可以作为计算装置的组合例如DSP和微处理器、多个微处理器、连同DSP芯的一个或更多个微处理器的组合或任何其它这样的结构，实施处理器。
可以直接在硬件中、在由处理器执行的软件(程序指令)中、或在两者的组合中实施与这里公开的实施例相关联说明的方法或算法的步骤。软件可存在于RAM存储器、闪速存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或本领域公知的任何其它形式的计算机可读媒体中。这种包含实施本发明的方法中的一个的程序指令的媒体本身是本发明的替代性实施例。一个示例性的存储媒体可与计算系统(例如，处理器)耦合，使得处理器可从/向存储媒体读取/写入信息。在替代方案中，存储媒体可与处理器形成整体。处理器和存储媒体可存在于例如ASIC中。ASIC可存在于用户终端中。处理器和存储媒体可替代性地作为分立部件存在于用户终端或其它装置中。
这里使用的“计算机”和“计算系统”目的在于包含任意类型的能够执行这里所述的功能的数据处理或指令处理系统。这里使用的“计算机可读媒体”是指可存储可被计算系统执行的程序指令的媒体，并包含软盘、硬盘驱动器、CD-ROM、DVD-ROM、RAM、ROM、DASD阵列、磁带、软磁盘和光存储器等。
本领域技术人员还能够理解，可以作为电子硬件、计算机软件或两者的组合实施与这里公开的实施例相关联说明的各种示例性逻辑块、模块、电路和算法步骤。为了清楚地说明硬件和软件的这种可互换性，以上一般性地就其功能性说明了各种示例性的部件、块、模块、电路和步骤。究竟这种功能性是以硬件还是以软件实施取决于特定的应用和对整个系统的设计限制。本领域技术人员可以为各特定的应用以不同的方式实施所述功能性，但不应将这种实施决定解释为导致背离本发明的范围。
以上关于特定实施例说明了本发明可提供的有益效果和优点。这些有益效果和优点以及可导致它们产生或变得更明显的任何要素或限制不应被解释为任何或全部权利要求的关键的、必需的或本质的特征。这里使用的术语“包含”、“包括”或其任何变型目的在于被解释为非排它性地包含在这些术语后面的要素或限制。因此，包含一组要素的系统、方法或其它实施例不仅仅限于这些要素，并且可以包含未被明确列出或要求权利的实施例固有的其它要素。
提供公开的实施例的以上说明，以使得任何本领域技术人员可制作或使用本发明。本领域技术人员容易想到这些实施例的各种变更方式，并且，在不背离本发明的精神或范围的情况下，可以将这里限定的一般原理应用于其它实施例。因此，本发明不限于这里示出的实施例，而应被给予与这里公开以及以下权利要求书中记载的原理和新颖性特征一致的最宽的范围。
权利要求
1.一种系统，包括第一部件的线状阵列；位置邻近第一部件的线状阵列的第二部件；和多个信号线；其中，各信号线被耦合在第一部件中的相应一个与第二部件之间；各信号线包含与第一部件的线状阵列平行的平行部分；各信号线的平行部分具有相应的长度；以及所述信号线被定位为使得相邻的信号线根据相应的平行部分长度被交错排列。
2.根据权利要求1的系统，其特征在于，第二部件被定位在第一部件的线状阵列的一端。
3.根据权利要求1的系统，其特征在于，第二部件被定位为相对于第一部件的线状阵列在中央。
4.根据权利要求1的系统，其特征在于，信号线被配置为使得具有最长的平行部分的信号线邻近具有最短的平行部分的信号线。
5.根据权利要求4的系统，其特征在于，信号线被配置为使得具有第n长的平行部分的信号线邻近具有第n短的平行部分的信号线。
6.根据权利要求5的系统，其特征在于，信号线包含具有大于或等于中间长度的平行部分长度的一组长线和具有小于或等于中间长度的平行部分长度的一组短线；以长的那组的平行部分的长度增加而短的那组的平行部分的长度减小的序列配置平行部分。
7.根据权利要求5的系统，其特征在于，信号线包含具有大于或等于中间长度的平行部分长度的一组长线和具有小于或等于中间长度的平行部分长度的一组短线；以序列配置平行部分，在该序列中，长平行部分中的较长的那些和短平行部分中的较短的那些被定位为距离该序列的中央最远。
8.根据权利要求5的系统，其特征在于，第n长的平行部分和第(n+1)长的平行部分在物理上被比第n长和第(n+1)长的平行部分短的单个平行部分分开。
9.根据权利要求5的系统，其特征在于，第n长的平行部分和第(n+2)长的平行部分在物理上被比第n长和第(n+2)长的平行部分短的单个平行部分分开。
10.根据权利要求1的系统，其特征在于，在纠错电路中实施该系统。
11.一种方法，包括以下步骤设置第一部件的线状阵列；设置位置邻近第一部件的线状阵列的第二部件；以及设置多个信号线；其中，各信号线被耦合在第一部件中的相应一个与第二部件之间；各信号线包含与第一部件的线状阵列平行的平行部分；各信号线的平行部分具有相应的长度；以及所述信号线被定位为使得相邻的信号线根据相应的平行部分长度被交错排列。
12.根据权利要求11的方法，其特征在于，第二部件被定位在第一部件的线状阵列的一端。
13.根据权利要求11的方法，其特征在于，第二部件被定位为相对于第一部件的线状阵列在中央。
14.根据权利要求11的方法，还包括以下步骤配置信号线，使得具有最长的平行部分的信号线邻近具有最短的平行部分的信号线。
15.根据权利要求14的方法，还包括以下步骤配置信号线，使得具有第n长的平行部分的信号线邻近具有第n短的平行部分的信号线。
16.根据权利要求15的方法，还包括以下步骤配置信号线，使得第n长的平行部分和第(n+1)长的平行部分在物理上被比第n长和第(n+1)长的平行部分短的单个平行部分分开。
17.根据权利要求15的方法，还包括以下步骤配置信号线，使得第n长的平行部分和第(n+2)长的平行部分在物理上被比第n长和第(n+2)长的平行部分短的单个平行部分分开。
18.根据权利要求11的方法，其特征在于，在纠错电路中实施该方法。
19.一种设计自动化工具，包括在计算机可读媒体中包含的一个或更多个程序指令，其中，所述程序指令构成为使计算系统执行包括以下步骤的方法定位第一部件的线状阵列；定位邻近第一部件的线状阵列的第二部件；和定位被耦合在第一部件和第二部件之间的多个信号线；其中，各信号线包含与第一部件的线状阵列平行的平行部分；各信号线的平行部分具有相应的长度；以及所述信号线被定位为使得相邻的信号线根据相应的平行部分长度被交错排列。
全文摘要
提供用于配置平行导线以减小电容变化的系统和方法。在一个实施例中，被配置为线状阵列的多个第一部件通过相应的信号导线与在该线状阵列的末端的第二部件耦合。各信号导线具有垂直于线状阵列的方向延伸的垂直部分和平行于线状阵列的方向延伸的平行部分。平行部分被交错排列，使得平行部分中的较长的那些邻近平行部分中的较短的那些，而不是简单地从最长到最短排列。在一个实施例中，平行部分中的较长的一半的长度穿过平行部分的序列减小，而平行部分中的较短的一半长度增加。在另一实施例中，连续较长/较短的平行部分交替位于序列的两边。
文档编号H05K7/06GK1856217SQ20061007540
公开日2006年11月1日 申请日期2006年4月14日 优先权日2005年4月15日
发明者牧野英一 申请人:株式会社东芝