印刷电路板叠层错误检测方法、检测模块及印刷电路板的制作方法
【专利摘要】本发明提供了一种印刷电路板叠层错误检测方法、检测模块及相应的印刷电路板。所述印刷电路板包括叠层结构，其特征在于，所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块，所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形，各预定图形分别位于各层的边缘位置，从所述叠层结构的侧面看，所述多个预定图形构成预定图案。
【专利说明】印刷电路板叠层错误检测方法、检测模块及印刷电路板
【技术领域】
[0001]本发明涉及印刷电路【技术领域】，具体涉及印刷电路板叠层错
[0002]误检测方法、检测模块及相应的印刷电路板。
【背景技术】
[0003]印刷电路板(PCB)是叠层结构，其由多层板构成，多层板的层数根据具体设计而不同。但是，无论印刷电路板有多少层，为了避免串扰，应确保叠层中各层顺序不存在错误。当叠层中各层顺序存在错误时，会造成印刷电路板报废。如果叠层中各层顺序存在错误的印刷电路板流入后续的电子产品生产中，则所生产出的电子产品在使用时就会出现串扰，严重的可能会引起电路的误触发，导致相应的电子系统无法正常工作。
[0004]但是，由于印刷电路板趋于多功能化，其层数也越来越多，层数越多，叠层中各层顺序存在错误的机率也越大，这给后续电子产品的生产带来了极大的风险。
[0005]现有技术中，为了避免叠层中各层顺序存在错误的印刷电路板流入后续的电子产品生产中，在印刷电路板叠层层压后或在印刷电路板成品进入后续电子产品的生产中前，对印刷电路板进行检测，以便发现并及早剔除叠层中各层顺序存在错误的印刷电路板，从而避免其流入后续电子产品的生产中。
【发明内容】
[0006]本发明的目的是提供一种能够在印刷电路板叠层层压前检测出印刷电路板叠层中各层顺序是否存在错误的方法、检测模块及相应的印刷电路板，从而减少成品印刷电路板的报废率，提高印刷电路板及其后续电子产品的生产效率。
[0007]根据本发明的一方面，提供一种印刷电路板，包括叠层结构，其特征在于，所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块，所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形，各预定图形分别位于各层的边缘位置，从所述叠层结构的侧面看，所述多个预定图形构成预定图案。
[0008]根据本发明的另一方面，提供一种印刷电路板叠层错误检测模块，包括多个预定图形，其特征在于，所述多个预定图形分别蚀刻在所述印刷电路板叠层中的各层上，并且各预定图形分别位于各层的边缘位置，其中，当所述印刷电路板叠层中各层顺序不存在错误时，从所述印刷电路板叠层的侧面看，所述多个预定图形构成预定图案。
[0009]根据本发明的再一方面，提供一种利用所述印刷电路板叠层错误检测模块来检测印刷电路板叠层中各层顺序是否存在错误的方法，其特征在于，目测印刷电路板叠层侧面检测模块所构成的图案，其中，当目测所得的图案与预定图案不一致时，判定所述印刷电路板叠层中各层顺序存在错误。
[0010]优选地，所述预定图形由铜构成。
[0011]优选地，所述预定图形为方块图形。
[0012]优选地，所述预定图案为一斜直线。
[0013]本发明的有益效果是:能够在印刷电路板叠层层压前以目测的方法检测出印刷电路板叠层中各层顺序是否存在错误，从而能够有效地减少成品印刷电路板的报废率，同时，以目测的方法进行检测操作简单。
【专利附图】
【附图说明】
[0014]图1示出了根据本发明的实施例的印刷电路板叠层结构的侧视图。
【具体实施方式】
[0015]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施例对本发明作进一步详细的描述。
[0016]实施例1
[0017]一种印刷电路板，包括叠层结构，其特征在于:所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块，所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形，各预定图形分别位于各层的边缘位置，从所述叠层结构的侧面看，所述多个预定图形构成预定图案。
[0018]图1示出了根据本发明的实施例的印刷电路板叠层结构的侧视图。
[0019]如图1所示，本实施例中的印刷电路板叠层由多层芯板组成，多层芯板的层数根据具体设计而不同。其中，每层芯板可以为覆铜环氧树脂层压板(例如，FR-4覆铜板)，各层芯板间可以由一层或多层部分固化的环氧树脂(PP)薄片(例如，FR-4半固化片)粘结起来。
[0020]本实施例中，各层芯板上均蚀刻有预定图形，例如的方铜块1，各方铜块I位于各层芯板的边缘位置，以使得将各层芯板层叠在一起形成叠层后，可以从叠层的侧面目视看到各方铜块I。而且，从叠层的侧面看，各方铜块I成预定图案，例如一斜直线。
[0021]具体地，例如，相邻各方铜块I之间的中心距离可以依次为例如H=5mm(毫米)，即，假设L2层方铜块的中心位置为A，则L3层方铜块的中心位置为A+5mm，L4层方铜块的中心位置为A+10mm,依此类推,Ln层方铜块的中心位置为A+5* (n_2)mm。从而,从叠层的侧面看，各方铜块I成一斜直线的预定图案。各方铜块I所构成的该预定图案，使得能够在印刷电路板叠层被层压之前以目测的方法检测出印刷电路板叠层中各层顺序不存在错误，从而能够继续进行层压。
[0022]实施例2
[0023]一种印刷电路板叠层错误检测模块，包括多个预定图形，其特征在于:所述多个预定图形分别蚀刻在所述印刷电路板叠层中的各层上，并且各预定图形分别位于各层的边缘位置，其中，当所述印刷电路板叠层中各层顺序不存在错误时，从所述印刷电路板叠层的侧面看，所述多个预定图形构成预定图案。
[0024]如图1所示，所有方铜块I构成印刷电路板叠层错误检测模块。
[0025]这里，印刷电路板叠层错误检测模块中，预定图形的形状、材料、尺寸可以根据设计需要而改变，相邻各预定图形之间的中心距离可以根据设计需要而改变，预定图案也可以根据设计需要而改变，本发明不对这些进行具体限定，本领域技术人员可以根据需要而采用适当的预定图形及预定图案。
[0026]利用该印刷电路板叠层错误检测模块，能够在印刷电路板叠层被层压之前检测出印刷电路板叠层中各层顺序是否存在错误，从而减少成品印刷电路板的报废率，避免叠层中各层顺序存在错误的印刷电路板流入后续的电子产品生产中，提高印刷电路板及其后续电子产品的生产效率。
[0027]实施例3
[0028]一种利用上述印刷电路板叠层错误检测模块来检测印刷电路板叠层中各层顺序是否存在错误的方法，其特征在于:目测印刷电路板叠层侧面检测模块所构成的图案，其中，当目测所得的图案与预定图案不一致时，判定所述印刷电路板叠层中各层顺序存在错误。
[0029]为了避免叠层中各层顺序存在错误的印刷电路板流入后续的电子产品生产中，在制备印刷电路板的过程中，在形成印刷电路板叠层之后，并且在印刷电路板叠层被层压之前，可以使用上述印刷电路板叠层错误检测模块来判定印刷电路板叠层中各层顺序是否存在错误。
[0030]具体地，在形成印刷电路板叠层之后，从印刷电路板叠层的侧面看，由各预定图形(例如，方铜块)所构成的印刷电路板叠层错误检测模块是否成预定图案(例如，一斜直线)。当各预定图形所构成的印刷电路板叠层错误检测模块所成的图案不为预定图案时，判定该印刷电路板叠层中各层顺序存在错误。当各预定图形所构成的印刷电路板叠层错误检测模块所成的图案为预定图案时，判定该印刷电路板叠层中各层顺序不存在错误。
[0031]根据该实施例，能够在印刷电路板叠层被层压之前通过从印刷电路板叠层的侧面目测各预定图形(例如，方铜块)所构成的印刷电路板叠层错误检测模块所成的图案是否为预定图案(例如，一斜直线)来检测印刷电路板叠层中各层顺序是否存在错误，从而能够有效地减少成品印刷电路板的报废率，避免叠层中各层顺序存在错误的印刷电路板流入后续的电子产品生产中，同时，以目测的方法进行检测操作简单。
[0032]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。本发明的保护范围仅由所附的权利要求书限定。
【权利要求】
1.一种印刷电路板，包括叠层结构，其特征在于: 所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块，所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形，各预定图形分别位于各层的边缘位置，从所述叠层结构的侧面看，所述多个预定图形构成预定图案。
2.根据权利要求1所述的印刷电路板，其特征在于: 所述预定图形由铜构成。
3.根据权利要求1所述的印刷电路板，其特征在于: 所述预定图形为方块图形。
4.根据权利要求1所述的印刷电路板，其特征在于: 所述预定图案为一斜直线。
5.一种印刷电路板叠层错误检测模块，包括多个预定图形，其特征在于: 所述多个预定图形分别蚀刻在所述印刷电路板叠层中的各层上，并且各预定图形分别位于各层的边缘位置，其中， 当所述印刷电路板叠层中各层顺序不存在错误时，从所述印刷电路板叠层的侧面看，所述多个预定图形构成预定图案。
6.根据权利要求5所述的印刷电路板叠层错误检测模块，其特征在于: 所述预定图形由铜构成。
7.根据权利要求5所述的印刷电路板叠层错误检测模块，其特征在于: 所述预定图形为方块图形。
8.根据权利要求5所述的印刷电路板叠层错误检测模块，其特征在于: 所述预定图案为一斜直线。
9.一种利用权利要求5所述的印刷电路板叠层错误检测模块来检测印刷电路板叠层中各层顺序是否存在错误的方法，其特征在于: 目测印刷电路板叠层侧面检测模块所构成的图案，其中， 当目测所得的图案与预定图案不一致时，判定所述印刷电路板叠层中各层顺序存在错误。
【文档编号】H05K3/00GK104427748SQ201310395549
【公开日】2015年3月18日 申请日期:2013年9月3日 优先权日:2013年9月3日
【发明者】陈杰标, 徐朝晖 申请人:北大方正集团有限公司, 珠海方正科技多层电路板有限公司