具有接合线的堆叠管芯及方法
【专利说明】具有接合线的堆叠管芯及方法
[0001]本申请要求于2014年4月30日提交的标题为“Wafer Level Package withThrough Vias"的美国临时专利申请第61/986，617号的权益，其全部内容结合于此作为参考。
技术领域
[0002]本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。
【背景技术】
[0003]因为集成电路(IC)的发明，半导体工业由于各种电子部件(S卩，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进而经历了指数式增长。在很大程度上，这种集成密度的改进源于最小部件尺寸的不断减小，其允许将更多的部件集成到给定区域中。
[0004]实际上，这些集成改进主要是二维(2D)的，其中被集成部件占用的体积主要在半导体晶圆的表面上。尽管光刻的动态改进导致2D IC形成的显著改进，但对于可二维实现的密度来说存在物理限制。这些限制中的一个是制造这些部件所需的最小尺寸。此外，当更多的器件置于一个芯片中时，使用更复杂的设计。
[0005]在进一步增加电路密度的努力中，研究了三维(3D) 1C。在3D IC的典型形成工艺中，两个管芯接合到一起并且电连接件形成在每个管芯和衬底上的接触焊盘之间。例如，一种努力涉及将两个管芯相互接合在顶部。然后，堆叠管芯接合至载体衬底，并且接合线将每个管芯上的接触焊盘电耦合至载体衬底上的接触焊盘。
【发明内容】
[0006]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括:第一管芯；第二管芯，附接至所述第一管芯；第三管芯，附接至所述第二管芯并位于所述第二管芯的与所述第一管芯相对的一侧；接合线，将所述第三管芯电连接至所述第一管芯；密封剂，密封所述第二管芯和所述第三管芯并与所述第一管芯的第一表面物理接触；以及第一外部连接件，延伸到所述密封剂中并与所述第三管芯电连接。
[0007]在该半导体器件中，所述第一外部连接件包括延伸到所述密封剂中的焊料。
[0008]在该半导体器件中，所述第一外部连接件还包括:铜柱；导电盖，位于所述铜柱上；以及导电材料，位于所述导电盖上。
[0009]在该半导体器件中，所述第一外部连接件还包括:导电柱，与所述密封剂的外表面平齐；以及导电凸块，与所述导电柱物理连接。
[0010]在该半导体器件中，所述第二管芯利用延伸穿过所述第三管芯的衬底通孔电连接至所述接合线。
[0011 ] 在该半导体器件中，所述第二管芯利用第二接合线电连接至所述第一管芯。
[0012]在该半导体器件中，所述第一外部连接件还包括导电凸块，所述导电凸块延伸到所述密封剂中并与所述第三管芯物理连接。
[0013]根据本发明的另一方面，提供了一种半导体器件，包括:第一管芯，位于所述第二管芯上方，所述第一管芯电连接至所述第二管芯；第三管芯，位于所述第一管芯上方，所述第三管芯电连接至所述第二管芯；第一外部连接件，连接至所述第三管芯；密封剂，保护所述第一管芯和所述第三管芯，其中所述第一外部连接件远离所述密封剂延伸；以及接合线，嵌入到所述密封剂中，所述接合线将所述第三管芯电连接至所述第二管芯。
[0014]在该半导体器件中，所述第一管芯和所述第二管芯为面对面结构。
[0015]在该半导体器件中，所述第一管芯和所述第二管芯为面对背结构。
[0016]在该半导体器件中，所述第一管芯和所述第三管芯为面对面结构。
[0017]在该半导体器件中，所述第一管芯和所述第三管芯为面对背结构。
[0018]在该半导体器件中，所述第一外部连接件还包括:铜柱，延伸穿过所述密封剂；以及导电凸块，远离所述密封剂延伸。
[0019]在该半导体器件中，所述第一外部连接件包括延伸到所述密封剂中的导电凸块。
[0020]根据本发明的又一方面，提供了一种半导体器件，包括:第一管芯，所述第一管芯还包括:半导体衬底；和衬底通孔，延伸穿过所述半导体衬底；第二管芯，附接至所述第一管芯，所述第二管芯的宽度小于所述第一管芯的宽度；接合线，电连接所述第一管芯和所述第二管芯，所述接合线电连接至所述衬底通孔；以及密封剂，密封所述第一管芯并与所述第一管芯的第一侧物理接触。
[0021]该半导体器件还包括:再分布层，电连接至所述衬底通孔，所述再分布层位于所述半导体衬底的第一侧上，并且所述第一管芯位于所述半导体衬底的所述第一侧上。
[0022]在该半导体器件中，所述密封剂具有第一侧壁，所述第一管芯具有第二侧壁，并且所述第一侧壁与所述第二侧壁共面。
[0023]该半导体器件还包括:金属化层，位于所述半导体衬底的第二侧上，所述金属化层电连接至所述衬底通孔。
[0024]该半导体器件还包括:球珊阵列，与所述金属化层电连接。
[0025]该半导体器件还包括:接触焊盘，将一条所述接合线电连接至一个所述衬底通孔。
【附图说明】
[0026]当阅读附图时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
[0027]图1示出了根据一些实施例的连接至第一晶圆的第一管芯。
[0028]图2示出了根据一些实施例的连接至第一管芯的第二管芯。
[0029]图3示出了根据一些实施例的第二管芯与第一晶圆的连接以及形成外部连接件。
[0030]图4示出了根据一些实施例的密封第一管芯和第二管芯。
[0031 ] 图5示出了根据一些实施例的研磨密封剂。
[0032]图6示出了根据一些实施例的外部连接件的暴露和第一晶圆的分割以形成第三管芯。
[0033]图7示出了根据一些实施例的将第二管芯与衬底接合。
[0034]图8示出了根据一些实施例的第一管芯和第三管芯具有从前至后结构的实施例。
[0035]图9示出了根据一些实施例的第一管芯通过延伸穿过第二管芯的通孔连接至第三管芯的实施例。
[0036]图10示出了根据一些实施例的第一管芯和第二管芯具有面对面结构的实施例。
[0037]图1lA至图1lD示出了根据一些实施例的利用导电柱的实施例。
[0038]图12A至图12E示出了根据一些实施例的利用导电柱的又一些实施例。
[0039]图13A至图13C示出了根据一些实施例的利用暴露球模制工艺的实施例。
[0040]图14A至图14D示出了利用延伸穿过第三管芯的衬底通孔的实施例。
【具体实施方式】
[0041]以下公开提供了许多不同的用于实施本发明主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附加部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
[0042]此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且本文所使用的空间相对描述符可因此进行类似的解释。
[0043]参照图1，示出了以晶圆上芯片(CoW)结构和倒装芯片结构、面对面结构将第一晶圆100接合至第一管芯111的实施例，其中第一有源器件层103和第二有源器件层115面对面。在第一晶圆100包括多个第三管芯607 (在图1中未单独示出，但下面参照图6进行了说明和描述)的实施例中，其可以单独为包括逻辑器件、eFlash器件、存储器件、微机电(MEMS)器件、模拟器件、它们的组合等的半导体管芯。
[0044]在一个实施例中，第一晶圆100包括第一衬底101、第一有源器件层103、第一金属化层105、第一接触焊盘107和第一保护层109。在一个实施例中，第一衬底101可以包括掺杂或未掺杂的体硅或绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料层，诸如硅、锗、硅锗、S01、绝缘体上硅锗(SGOI)或它们的组合。可使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
[0045]第一有源器件层103可包括可用于生成用于第一晶圆100的设计的期望结构和功能部分的各种有源器件(诸如晶体管等)和无源器件(诸如电容器、电阻器、电感器等)。可使用任何适当的方法将第一有源器件层103内的有源器件和无源器件形成在第一衬底101内或第一衬底101上。
[0046]第一金属化层105形成在第一衬底101和第一有源器件层103上方，并且被设计为连接各种第一有源器件以形成用于第一晶圆100的功能电路。在一个实施例中，第一金属化层105由交替的介电材料层和导电材料层形成，并且可以通过任何适当的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一个实施例中，可以具有通过至少一个层间介电(ILD)层与第一衬底101分离的四个金属化层，但是金属化层的精确数量取决于第一晶圆100的设
i+o
[0047]形成第一接触焊盘107来为第一金属化层105和第一有源器件层103提供外部接触。在一个实施例中，第一接触焊盘107由导电材料(诸如铝)形成，但是还可以可选地使用其他适当的材料，诸如铜、钨等。第一接触焊盘107可使用诸如CVD或PVD的工艺来形成，但是还可以可选地使用其他适当的材料和方法。一旦沉积了用于第一接触焊盘107的材料，就可以使用例如光刻掩模和蚀刻工艺来将材料成型为第一接触焊盘107。
[0048]—旦形成第一接触焊盘107，就可以放置和图案化第一保护层109。在一个实施例中，第一保护层109可以是诸如聚苯并恶唑(PBO)或聚酰亚胺(PI)、氧化硅、氮化硅、氮氧化硅、苯并环丁烯(BCB)的保护材料或者任何其他适当的保护材料。可基于所选择的材料使用诸如旋涂工艺、沉积工艺(例如，化学气相沉积)或其他适当的工艺的方法来形成第一保护层109，并且可以形成到大约Ιμπι和大约100 μm之间的厚度(诸如大约20 μm)。
[0049]—旦形成，就图案化第一保护层109以形成开口并露出第一接触焊盘107。在一个实施例中，可使用例如光刻掩模和蚀刻工艺来图案化第一保护层109。在这种工艺中，第一光刻胶(在图1中未单独示出)被涂覆于第一保护层109，然后暴露给图案化光源。光源照射第一光刻胶并引起第一光刻胶的特性变化，这种特性变化用于选择性地去除第一保护层109的暴露部分或未暴露部分并露出第一保护层109。然后，在例如去除部分第一保护层109以露出第一接触焊盘107的蚀刻工艺期间，第一光刻胶被用作掩模。一旦第一保护层109被图案化，就可以使用例如灰化工艺来去除第一光刻胶。
[0050]图1还示出了接合至第一