一种存储盘芯片阶梯式多叠层封装结构的制作方法
【专利摘要】本实用新型公开了一种存储盘芯片阶梯式多叠层封装结构，该封装结构包括：置于最底层的PCB基板层、存储盘芯片晶元层、假片，所述存储盘芯片晶元层设置在PCB基板层表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB基板层接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，其右侧部分与所述PCB基板层之间形成间隙；所述假片置于所述上部分晶元层与所述PCB基板层之间的间隙处。本实用新型将晶元层设置成阶梯式层叠在一起，使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
【专利说明】
一种存储盘芯片阶梯式多叠层封装结构
技术领域
[0001]本实用新型涉及芯片封装，具体的说是涉及一种存储盘芯片阶梯式多叠层封装结构。
【背景技术】
[0002]芯片堆叠技术可让两芯片更为靠近，由此实现两芯片间更快数据传输及消耗较少的能量。存储芯片可堆叠一起，以获得具有更大储存空间的存储盘模块。传统上，施加在存储盘芯片堆叠中的信号是流经导线(wires)，长导线会造成信号延迟，且会占据较多的空间，导致制作出大的存储盘芯片堆叠。
【实用新型内容】
[0003]针对现有技术中的不足，本实用新型要解决的技术问题在于提供了一种存储盘芯片阶梯式多叠层封装结构。
[0004]为解决上述技术问题，本实用新型通过以下方案来实现:一种存储盘芯片阶梯式多叠层封装结构，该封装结构包括:
[0005]置于最底层的PCB基板层；
[0006]其特征在于，封装结构还包括:
[0007]存储盘芯片晶元层，所述存储盘芯片晶元层设置在PCB基板层表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB基板层接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，其右侧部分与所述PCB基板层之间形成间隙；
[0008]假片，所述假片置于所述上部分晶元层与所述PCB基板层之间的间隙处。
[0009]进一步的，所述假片的上下表面分别与所述上部分晶元层下表面、所述PCB基板层上表面接触。
[0010]进一步的，所述PCB基板层上表面设置有基板层金手指，基板层金手指设置有两处，分居于存储盘芯片晶元层两边。
[0011]进一步的，存储盘芯片晶元层的每个晶元层设置有晶元层金手指，晶元层金手指设置在晶元层的阶梯处，每个相邻的晶元层金手指通过金线连接。
[0012]进一步的，基板层金手指通过金线连接晶元层金手指，其中，左侧的基板层金手指连接在最底部的下部分晶元层上的晶元层金手指，右侧的基板层金手指连接在最底部的上部分晶元层上的晶元层金手指。
[0013]相对于现有技术，本实用新型的有益效果是:本实用新型将晶元层设置成阶梯式层叠在一起，使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
【附图说明】
[0014]图1为本实用新型多叠层封装结构侧边截面图。
[0015]图2为图1右侧的放大图。
[0016]图3为图1左侧的放大图。
[0017]附图中标记:PCB基板层1、存储盘芯片晶元层2、假片3、基板层金手指4、金线5、晶兀层金手指6。
【具体实施方式】
[0018]下面结合附图对本实用新型的优选实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
[0019]请参照附图1?3，本实用新型的一种存储盘芯片阶梯式多叠层封装结构，该封装结构包括:
[0020]置于最底层的PCB基板层I，PCB基板层I为现有技术中的PCB基板。
[0021]封装结构还包括:存储盘芯片晶元层2、假片3。所述存储盘芯片晶元层2设置在PCB基板层I表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB基板层I接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，其右侧部分与所述PCB基板层I之间形成间隙，所述假片3置于所述上部分晶元层与所述PCB基板层I之间的间隙处，所述假片2的上下表面分别与所述上部分晶元层下表面、所述PCB基板层I上表面接触。所述PCB基板层I上表面设置有基板层金手指4，基板层金手指4设置有两处，分居于存储盘芯片晶元层2两边。存储盘芯片晶元层2的每个晶元层设置有晶元层金手指6，晶元层金手指6设置在晶元层的阶梯处，每个相邻的晶元层金手指6通过金线5连接。基板层金手指4通过金线连接晶元层金手指6，其中，左侧的基板层金手指4连接在最底部的下部分晶元层上的晶元层金手指6，右侧的基板层金手指4连接在最底部的上部分晶元层上的晶元层金手指6。
[0022]按照上述结构所设计的存储盘芯片封装结构制作成本低，本实用新型封装结构将晶元层设置成阶梯式层叠在一起，使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
[0023]以上所述仅为本实用新型的优选实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种存储盘芯片阶梯式多叠层封装结构，该封装结构包括: 置于最底层的PCB基板层(I)； 其特征在于，封装结构还包括: 存储盘芯片晶元层(2)，所述存储盘芯片晶元层(2)设置在PCB基板层(I)表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB基板层(I)接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，其右侧部分与所述PCB基板层(I)之间形成间隙； 假片(3)，所述假片(3)置于所述上部分晶元层与所述PCB基板层(I)之间的间隙处。2.根据权利要求1所述的一种存储盘芯片阶梯式多叠层封装结构，其特征在于:所述假片(2)的上下表面分别与所述上部分晶元层下表面、所述PCB基板层(I)上表面接触。3.根据权利要求1所述的一种存储盘芯片阶梯式多叠层封装结构，其特征在于:所述PCB基板层(I)上表面设置有基板层金手指(4)，基板层金手指(4)设置有两处，分居于存储盘芯片晶兀层(2)两边。4.根据权利要求3所述的一种存储盘芯片阶梯式多叠层封装结构，其特征在于:存储盘芯片晶元层(2)的每个晶元层设置有晶元层金手指(6)，晶元层金手指(6)设置在晶元层的阶梯处，每个相邻的晶元层金手指(6)通过金线(5)连接。5.根据权利要求4所述的一种存储盘芯片阶梯式多叠层封装结构，其特征在于:基板层金手指(4)通过金线连接晶元层金手指(6)，其中，左侧的基板层金手指(4)连接在最底部的下部分晶元层上的晶元层金手指(6)，右侧的基板层金手指(4)连接在最底部的上部分晶元层上的晶元层金手指(6)。
【文档编号】H01L25/10GK205428920SQ201620182580
【公开日】2016年8月3日
【申请日】2016年3月10日
【发明人】倪黄忠
【申请人】倪黄忠