封装结构的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种封装结构。
【背景技术】
[0002]在现有技术中，芯片与外部电路的连接是通过金属引线键合(Wire Bonding)的方式实现，即引线键合技术。随着芯片的特征尺寸缩小和集成电路的集成度提高，引线键合技术已不再适用技术的发展需求。
[0003]为了提高芯片封装的集成度，叠层芯片封装(stacked die package)技术逐渐成为技术发展的主流。叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。
[0004]以使用堆叠封装技术的存储器为例，相较于没有使用堆叠技术的存储器，采用堆叠封装技术的存储器能够拥有两倍以上的存储容量。此外，使用堆叠封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
[0005]堆叠芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(through silicon via，简称 TSV)技术、或者塑封通孔(through molding via，简称 TMV)技术。
[0006]然而，上述技术手段依旧面临各种工艺限制以及成本限制，而且，面临着进一步减薄封装结构厚度尺寸的问题。
【发明内容】
[0007]本发明解决的问题是提供一种封装结构，所述封装结构简单、工艺成本降低、尺寸精确且缩小。
[0008]为解决上述问题，本发明提供一种封装结构，包括:
[0009]载体，所述载体具有芯片区，且所述载体具有相对的第三表面和第四表面；
[0010]位于所述载体内的一个或若干个插槽，所述插槽位于所述芯片区周围，且所述插槽贯穿所述载体；
[0011]固定于所述载体芯片区的第三表面的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体的第三表面相互固定;
[0012]固定于在所述插槽内的连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端位于所述插槽内，且所述载体的第四表面暴露出所述连接键的第一端，所述连接键的第二端齐平于所述芯片的功能区表面；
[0013]位于所述载体的第三表面的塑封层，所述塑封层包围所述芯片和连接键，所述塑封层的表面暴露出所述连接键的第二端和芯片的功能区表面；
[0014]位于所述塑封层表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；
[0015]位于所述再布线层表面的第一焊球。
[0016]可选的，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
[0017]可选的，所述保护层的材料为绝缘材料。
[0018]可选的，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙稀；所述无机绝缘材料包括氧化娃、氮化娃和氮氧化娃中的一种或多种。
[0019]可选的，所述连接键的第一端尺寸与第二端尺寸相同；所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
[0020]可选的，所述连接键第一端到第二端的距离为40微米?400微米。
[0021 ] 可选的，所述导电线的材料为铜、妈、招、金或银。
[0022]可选的，每个所述芯片区周围的载体内具有一个或若干个插槽。
[0023]可选的，所述插槽的顶部的尺寸大于或等于所述连接键的第一端的尺寸。
[0024]可选的，所述插槽的侧壁垂直于所述载体的第三表面。
[0025]可选的，所述插槽的深度小于所述载体的厚度。
[0026]可选的，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
[0027]可选的，还包括:位于所述塑封层表面的第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；所述再布线层位于所述第一通孔内以及部分第一绝缘层表面。
[0028]可选的，还包括:位于所述再布线层表面的第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；所述第一焊球位于所述第二通孔内。
[0029]可选的，还包括:位于所述连接键第一端的导电线表面的第二焊球。
[0030]可选的，还包括:封装体，所述封装体具有第五表面，所述封装体的第五表面暴露出导电结构；所述芯片的第一表面和塑封层表面与所述封装体的第五表面相对设置，所述连接键通过所述第二焊球与所述导电结构相互连接。
[0031]与现有技术相比，本发明的技术方案具有以下优点:
[0032]本发明的结构中，所述载体内具有位于芯片区周围的插槽，且所述插槽顶部位于载体第三表面。所述插槽用于固定连接键，使得所述连接键位于芯片周围，而所述芯片固定于载体芯片区的第三表面。由于所述连接键的第一端位于所述插槽内，因此所述连接键与所述载体之间的接触稳定，所述连接键不易发生位移，从而保证了所述连接键与芯片之间的相对位置精确，有利于避免所述再布线层与连接键或芯片的功能区之间发生位置偏移，进而保证了再布线层与所述连接键以及芯片功能区之间的电连接稳定。所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线，所述导电线能够自所述塑封层表面贯穿至载体的插槽内，以此实现芯片第一表面至第二表面的电连接。由于所述连接键固定于载体的插槽内，所述封装结构工艺步骤简化、工艺成本降低、工艺难度降低、尺寸精确，有利于缩小封装结构的尺寸。
[0033]进一步，所述连接键还包括位于所述导电线侧壁表面的保护层。所述保护层不仅能够保护所述导电线，还能够增大连接键的横截面尺寸，所述连接键更易于对准，有利于保证所述连接键相对于芯片的位置精确。
[0034]进一步，所述连接键的第一端和第二端的尺寸相同，而且所述尺寸的侧壁垂直于载体地第三表面，有利于使所述连接键与载体之间的固定更为稳定，能够避免所述连接键发生位移，从而保证了连接键与芯片之间的相对位置精确。
【附图说明】
[0035]图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图；
[0036]图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图；
[0037]图3至图18是本发明实施例的封装结构的形成过程的结构示意图。
【具体实施方式】
[0038]如【背景技术】所述，现有的堆叠芯片封装技术面临工艺限制和成本限制，对于技术的推广应用造成了限制，而且，堆叠芯片封装技术还面临在进一步减薄封装结构厚度尺寸的问题，以期进一步提高芯片的集成度、减小尺寸。
[0039]堆叠芯片封装技术能够通过娃通孔(through silicon via，简称TSV)技术或塑封通孔(through molding via，简称TMV)技术来实现。然而，无论是娃通孔技术还是塑封通孔技术，均具有一定缺陷。
[0040]请参考图1，图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图，包括:载体100 ;固定于载体100表面的芯片101，所述芯片101包括相对的非功能面102以及功能面103，所述芯片101的非功能面102与载体100表面相接触，所述芯片101的功能面103表面具有焊盘104 ;贯穿所述芯片101的导电插塞105，所述导电插塞105的一端与所述焊盘104电连接；位于所述载体100表面的塑封层106，所述塑封层106包围所述芯片101，且所述塑封层106暴露出所述焊盘104 ;位于所述塑封层106表面的再布线层107，所述再布线层107与所述焊盘104电连接；位于所述再布线层107表面的焊球108。
[0041]其中，所述导电插塞105通常在切割形成独立的芯片101之前形成；所述导电插塞105的形成步骤包括:提供衬底，所述衬底具有功能面，且所述衬底包括若干芯片区；采用刻蚀工艺在所述衬底的芯片区内自所述功能面形成通孔；在所述通孔的侧壁和底部表面形成绝缘层(未标示)；在所述通孔内的绝缘层表面形成导电插塞105 ;自所述衬底与功能面相对表面进行抛光，直至暴露出所述导电插塞105的一端位置；在所述抛光工艺之后，切割所述衬底，使若干芯片区形成独立的芯片101。
[0042]然而，在形成所述导电插塞105的过程中，需要在衬底内形成通孔，且所述通孔的深度为所形成的芯片101厚度，因此所述通孔的深度较深，所述通孔的深宽比较高，因此，对形成所述通孔的刻蚀工艺要求较高，所述刻蚀工艺的难度较大。而且，后续需要在所述通孔内填充导电材料以形成导电插塞105，而所述通孔的深宽比较高，所述导电材料的填充难度较大，对于形成导电插塞105的工艺要求较高。此外，实现上述高深宽比的刻蚀工艺和高深宽比通孔填充的工艺成本较高。综上，由于硅通孔结构的工艺难度较高，工艺较为复杂，且工艺成本较高，对于硅通孔技术应用于堆叠芯片封装造成了限制。
[0043]为了降低工艺难度，又提出了一种塑封通孔技术。请参考图2，图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图，包括:载体110 ;固定于载体110表面的芯片111，所述芯片111包括相对的非功能面112以及功能面113，所述芯片111的非功能面112与载体110表面相接触，所述芯片111的功能面113表面具有焊盘114 ;位于所述载体110表面的塑封层115，所述塑封层115包围所述芯片111，且所述塑封层115暴露出所述焊盘114 ;贯穿所述塑封层115的导电插塞116 ;位于所述塑封层115表面的再布线层117，所述再布线层117与所述焊盘114和导电插塞116电连接；位于所述再布线层117表面的焊球118。
[0044]其中，所述导电插塞116的形成步骤包括:采用刻蚀工艺在所述塑封层115内形成贯穿至载体110表面的通孔；在所述通孔内形成导电插塞116。
[0045]然而，由于所述塑封层115的厚度即所述芯片111的厚度，而所述通孔贯穿所述塑封层115，因此所述通孔的深度较深，所述通孔的深宽比较高；对形成所述通孔的刻蚀工艺具有较高的精度要求，所述刻蚀工艺的难度较大。其次，由于后续需要在所述通孔内填充导电材料以形成导电插塞116，而所述通孔的深宽比较高，导致填充所述导电材料的难度较大。而且，由于所述导电插塞116形成于所述芯片111周围，因此，需要精确定为所述导电插塞116相对于芯片的位置，因此，对于形成所述通孔时的定位精度要求较高。综上，即使采用塑封通孔技术来实现堆叠芯片封装，依旧面临着工艺复杂、工艺难度较高、以及成本较高的问题。
[0046]为了解决上述问题，本发明提供一种封装结构，包括:载体，所述载体具有芯片区，且所述载体具有相对的第三表面和第四表面；位于所述载体内的一个或若干个插槽，所述插槽位于所述芯片区周围，且所述插槽贯穿所述载体；固定于所述载体芯片区的第三表面的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体的第三表面相互固定；固定于在所述插槽内的连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端位于所述插槽内，且所述载体的第四表面暴露出所述连接键的第一端，所述连接键的第二端