衬底、其半导体封装及其制造方法
【技术领域】
[0001]本发明涉及一种用于半导体封装的衬底及其制造方法。
【背景技术】
[0002]由于价格低廉及可靠性高，引线框架封装在集成电路封装领域应用了很长一段时间，然而，随着集成电路产品缩小化以及对于输入/输出(input/output，I/O)数目增加的需求，慢慢地，部分集成电路产品便随着规格的要求提高，由引线框架(Ieadframe)封装转移至四方扁平无引线(quad flat no lead, QFN)封装及球格阵列(ball grid array, BGA)封装。因此，目前常看到QFN应用于包括高频传输(例如，经由RF频宽进行的高频传输)的芯片封装，BGA被广泛应用在具有高I/O数以及需要较佳电性及热性能的芯片(例如，中央处理器及绘图芯片)；而引线框架(Ieadframe)封装因其能提供具有成本效益的解决方案，常应用于低I/O数的芯片。
【发明内容】
[0003]本发明的实施例涉及一种衬底，其包含上线路层及下线路层，所述上线路层包括至少一导电迹线及至少一接垫，所述下线路层包括至少一导电迹线及至少一接垫，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线的最小距离并非零。
[0004]本发明的另一实施例涉及一种半导体封装，其包含:衬底，所述衬底包含上线路层及下线路层，所述上线路层包括至少一导电迹线及至少一接垫，所述下线路层包括至少一导电迹线及至少一接垫，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线的最小距离并非零；以及裸片，其电性连接于所述上线路层。
[0005]本发明的另一实施例涉及一种制造衬底的方法，其包含:提供导电箔，所述导电箔包括第一表面及第二表面；图案化所述第一表面以形成至少一第一导电迹线及第一接垫；以及图案化所述第二表面以形成至少一第二导电迹线及第二接垫。
【附图说明】
[0006]图1为图6所示的本发明衬底的实施例的沿着C-C’剖面线的剖面图。
[0007]图2为图6所示的本发明衬底的实施例的沿着D-D’剖面线的剖面图。
[0008]图3为本发明衬底的实施例的剖面图。
[0009]图4显示上线路层的实施例的俯视图。
[0010]图5显示下线路层的实施例的俯视图。
[0011]图6显示下线路层与上线路层组合而成的完整电路图样的实施例的俯视图。
[0012]图7A显示本发明衬底的相邻两导电迹线的相对位置的实施例的俯视示意图；图7B显示本发明衬底的上导电迹线12及其接垫24相对于图7A方向的前视示意图；图7C显示本发明衬底的下导电迹线10及其接垫18相对于图7A方向的前视示意图；以及图7D显示本发明衬底的相邻两导电迹线10及12相对于图7A方向的侧视示意图。
[0013]图8A显示未分拆成两层前单一层电路图样的相关配置位置的实施例的示意图；以及图SB显示图8A的单一层电路图样分拆成两层时的相关配置位置示意图。
[0014]图9显示本发明半导体封装的实施例的示意图。
[0015]图10显示本发明半导体封装的另一实施例的示意图。
[0016]图11显示本发明半导体封装的另一实施例的示意图。
[0017]图12A至12R显示本发明衬底的制造方法的一实施例的示意图。
【具体实施方式】
[0018]请参看图1，其为图6所示的本发明衬底的实施例的沿着C-C’剖面线的剖面图。衬底8包含具有多个下导电迹线10及接垫24的下线路层1，多个下导电迹线10彼此电性绝缘；以及位于下线路层I上方的具有多个上导电迹线12及接垫(图未显示)的上线路层2，多个上导电迹线12彼此电性绝缘，其中上线路层的至少一导电迹线与下线路层的至少一导电迹线的最小距离并非零。上线路层2的至少一导电迹线12具有上表面12a及下表面12b，所述下线路层I的至少一导电迹线10具有上表面1a及下表面10b，所述上线路层的至少一导电迹线12的下表面12b与下线路层的至少一导电迹线10的下表面1b实质上位于同一平面。
[0019]上线路层2的部分上导电迹线12与下线路层I的部分下导电迹线10可间隔排列。在实施例中，当两条上导电迹线12或下导电迹线10间另有两条导电迹线通过时，此两条导电迹线可利用分成上下两层电路层I及2方式完成。在另一实施例中，当下线路层的两邻近接垫24间有两条导电迹线经过时，此两条导电迹线也可利用分成上下两层电路层I及2方式完成。其中，是否拆分成上下两层电路层方式完成可依据导电迹线的线宽与线距的值而定，线宽及线距的值例如依工艺能力而决定。例如，当两邻近接垫或位同一层的两条导电迹线的间距设计为固定值(例如，为310 μ m)，且有另两条导电迹线通过其间，当以蚀刻工艺形成此另两条导电迹线的线宽且线距的能力值分别为50 μ m及70 μ m时，此两条导电迹线即会以上下两层电路方式完成布线。根据形成导电迹线的蚀刻技术不同，导电迹线的侧壁轮廓可形成不同的形状。在一实施例中，上线路层2的上导电迹线的侧壁轮廓可呈现往内的弧形且下线路层2的下导电迹线的侧壁轮廓可呈现往内的弧形。在实施例中，上线路层2的上导电迹线12与下线路层I的接垫(球垫)24 (也可参看图6的B区)可重叠。
[0020]衬底可包含保护层，围绕上线路层2的多个上导电迹线12及下线路层I的多个下导电迹线10。保护层可分为围绕且覆盖多个上导电迹线的上保护层31，及围绕且覆盖多个下导电迹线的下保护层21。下保护层21可具有开口以露出接垫24 (例如，球垫)，可供球栅阵列焊球形成于其上。
[0021]请参看图2，其为图6所示的本发明衬底的实施例的沿着D-D’剖面线的剖面图。衬底8包含具有多个下导电迹线10及接垫(图未显示)的下线路层I，多个下导电迹线10彼此电性绝缘；及位于下线路层I上方的具有多个上导电迹线12及接垫18的上线路层2，多个上导电迹线12彼此电性绝缘。接垫18上可具有表面处理层35 (例如，镍/金层)，以作为打线端点，以打线(wire bond)连接至芯片。在一实施例中，上线路层2的接垫(指部)18与下线路层I的下导电迹线10可重叠(也可参看图6的A区)。
[0022]请参看图3，其为本发明衬底的另一实施例的剖面图。衬底8’与图2的衬底8的差别在于至少一上线路层2的接垫18下方具有加强层20，用以提供接垫18额外的支撑力。在实施例中，所述加强层20可为与下导电迹线10同样材料的金属层，且在同一工艺中形成，其中加强层的形状及大小视设计需求而有所不同。举例而言，加强层20的宽度及长度可较下导电迹线10小。
[0023]根据本发明的实施例，下保护层21及上保护层31的材质可为感光型非导电高分子，例如，可选自但不限于:聚苯并二恶唑(polyparaphenylene benzobisoxazole, ΡΒ0)、聚酰亚胺、苯基环丁烯或其组合等，由此，下保护层21能利用微影工艺形成显露出下线路层1(接垫)的开口及上保护层31能利用微影工艺形成显露出上线路层2 (接垫)的开口。在另一实施例中，所述下保护层21及上保护层31也可皆为防焊膜(solder mask)。防焊膜的材料可为感光型非导电高分子。
[0024]根据本发明的实施例，下线路层I及上线路层2的材质只要可作为电路者即可，例如但不限于铜。参看图4至6，其中图4显示所述上线路层2的实施例的俯视图；图5显示所述下线路层I的实施例的俯视图；以及图6显示下线路层I与上线路层2组合而成的电路图样的实施例的俯视图。所属领域的技术人员可根据不同用途的电路图样，决定可分拆至所述上线路层2的导电迹线及接垫及可分拆至所述下线路层I的导电迹线及接垫。举例而言，如图4所示，在某些实施例中，接垫(圆形亮点)可皆分在同一层，且在某些实施例中，如果电路图样中两接垫间有两条以上导电迹线的话，那么所述两接垫间的导电迹线可间隔分成上下两层，因同层导电迹线间的间距变宽，其对于蚀刻的容忍度增加，故可改进蚀刻的良率。除此之外，上下两层相邻导电迹线的间距也可缩短。如图4所示，两接垫间的线路Xl及X2配置在同一层；且如图5所示，两接垫间的线路Yl及Y2配置在同一层。
[0025]为利于说明，请参看图7A至7D，图7A显示本发明衬底的相邻两导电迹线的相对位置的实施例的俯视示意图；图78显示本发明衬底的上导电迹线12及其接垫24相对于图7A方向的前视示意图；图7C显示本发明衬底的下导电迹线10及其接垫18相对于图7A方向的前视示意图；以及图7D显示本发明衬底的相邻两导电迹线10相对于图7A方向的侧视示意图。如图7B所示，部分下导电迹线的接垫24可与上导电迹线12重叠。如图7C所示，部分上导电迹线的接垫18可与下导电迹线10重叠。如图7D所示，相邻的导电迹线10及12可分成上下两层。
[0026]参看图8A及SB，其显示同一电路层分拆前与分拆后两者线路相关位置的比较。图8A显示未分拆成两层前单一层电路图样37相关配置位置的一实施例的示意图。图SB显示图8A的单一层电路图样分拆成两层37a及37b时的相关配置位置TK意图。在实施例中，两层37a及37b相加的厚度相当于单一层电路图样37的厚度。如图8A及8B所示，当同一层电路分拆成两层37a及37b时，很明显，同一层且相邻的两线路间的间距W2相较于分拆前的间距Wl会变宽(W2>W1)，因此，其对于蚀刻的容忍度增加，可改进蚀刻的良率。此外，根据本发明的实施例，上下两层相邻线路间距在设计上，W3可不等于W1，因此，在本发明的一实施例中，上下两层相邻线路间距可设计为较短(W3〈W1)，故总体而言，本实施例将单一层线路分拆成两层，因此可提闻衬底的布线能力且提闻线路密度，也可提闻衬底工艺的良率。
[0027]参看图9，其显示本发明半导体封装的实施例的示意图。所述半导体封装14包括衬底8、裸片3、底胶9、接垫18、多个焊线7及封装材料5。裸片3通过底胶9附着至衬底8，及接垫18形成于上保护层31的开