一种半导体封装结构的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及半导体封装结构，且特别地涉及用于多裸芯片半导体封装结构的紧凑的裸芯片到裸芯片的引线接合焊盘布置设计。
【【背景技术】】
[0002]多裸芯片(mult1-die)半导体封装由于对于多个功能的需求而变得越来越流行。为了降低产品成本，紧凑的封装大小和小的裸芯片大小是必要的。裸芯片到裸芯片引线接合技术(die-to-die wire bonding technology)在封装承包商是可用的。而且，应用裸芯片到裸芯片引线接合技术以减少封装大小和封装成本。为了减少成本，铜(Cu)导线在裸芯片到裸芯片引线接合技术中的使用很流行。然而，现有的裸芯片到裸芯片引线接合设计要求特定的裸芯片焊盘或封装面积用于引线接合要求。
[0003]因此，希望提供一种用于半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计。
【
【发明内容】
】
[0004]有鉴于此，本发明特提供以下技术方案:
[0005]本发明提供一种半导体封装结构，包含基底；第一裸芯片，安装在基底，包含布置于第一排的具有第一焊盘面积的多个第一焊盘；以及布置于第二排的具有第二焊盘面积的多个第二焊盘；以及第二裸芯片，安装于基底，包含具有第一焊盘面积的多个第三焊盘，以及具有第二焊盘面积的多个第四焊盘，交替布置于第三排；第一接合导线，具有两个端，分别耦合到第一焊盘的一个和第四焊盘的一个；以及第二接合导线，具有两个端，分别耦合到第三焊盘的一个和第二焊盘的一个。
[0006]本发明还提供一种半导体封装结构，包含基底；安装于基底的第一裸芯片和第二裸芯片，每个第一和第二裸芯片包含:布置于第一排和第二排的焊盘，其中布置于第一排的焊盘的面积小于布置于第二排的焊盘的面积；第一接合导线，具有两个端，分别耦合到第一裸芯片的第一排的焊盘的一个和第二裸芯片的第二排的焊盘的一个；以及第二接合导线，具有两个端，分别耦合到布置于第一裸芯片的第二排的焊盘的一个和布置于第二裸芯片的第一排的焊盘的一个。
[0007]本发明还提供一种半导体封装结构，包含基底；第一裸芯片和第二裸芯片，安装在基底，每个第一和第二裸芯片包含:布置于第一排的具有第一焊盘面积的多个第一焊盘和具有第二焊盘面积的多个第二焊盘；导电指，位于基底，在第一和第二裸芯片之间；第一接合导线，具有两个端，分别耦合到第一裸芯片的第一焊盘的一个以及第二裸芯片的第二焊盘的一个；以及第二接合导线，分割成两个片段，其中两个片段，分别耦合到第一裸芯片的另一第一焊盘以及第二裸芯片的第一焊盘的一个，以及其中导电指耦合到两个片段。
[0008]通过上述技术方案，可以减少焊盘间距和焊盘占据面积从而有效地减少芯片大小。【【附图说明】】
[0009]通过参考附图阅读后续详细描述和示例可以充分地理解本发明，其中:
[0010]图1A是显示半导体封装结构的一个示范性实施例的上视图，明确地显示用于半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的一个示范性实施例。
[0011]图1B是如图1A所示的半导体封装结构的一个示范性实施例的侧视图。
[0012]图2A是显示半导体封装结构的另一示范性实施例的上视图，明确地显示半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的另一示范性实施例。
[0013]图2B是如图2A所示的半导体封装结构的另一示范性实施例的侧视图。
[0014]图3A是显示半导体封装结构的又一示范性实施例的上视图，明确地显示半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的又一示范性实施例。
[0015]图3B是如图3A所示的半导体封装结构的又一示范性实施例的侧视图。
[0016]图4A是显示半导体封装结构的又一示范性实施例的上视图，明确地显示半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的又一示范性实施例。
[0017]图4B是如图4A所示的半导体封装结构的又一示范性实施例的侧视图。
【【具体实施方式】】
[0018]下文的描述是用于实施本发明的模式。此描述是为了图示本发明的一般原理且不应该被视为有限制意义。本发明的范围最好通过参考所附的权利要求来确定。在任何可能的情况下，相同的参考标号用在附图和描述中以指代相同或相似部分。
[0019]本发明将相对于特定实施例并参考某些附图来描述，但本发明不限于此且仅仅由权利要求来限制。所描述的附图仅仅是示意且非限制性的。在附图中，为了说明性的目的一些元件的大小可以放大且没有按比例绘制。大小和相对大小不对应于实际大小以实践本发明。
[0020]图1A是显示半导体封装结构500a的一个示范性实施例的上视图，明确地显示用于半导体封装结构500a的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的一个示范性实施例。图1B是如图1A所示的半导体封装结构500a的一个示范性实施例的侧视图。在一个实施例中，半导体封装结构可以是倒装芯片封装，使用连接若干半导体裸芯片到基底的导电结构。而且，半导体封装结构可以是使用引线接合技术以彼此连接若干半导体裸芯片或连接半导体裸芯片到基底的封装结构。请参考图1A，半导体封装结构500a包含具有装置连接表面201的基底200。在一个实施例中，基底200，例如印刷电路板(Print CircuitBoard，简称PCB)，可以由聚丙稀(Polypropylene，简称PP)形成。还应该注意基底200可以是单排或多排结构。多个导电线(未示出)可以嵌入在基底200中。在一个实施例中，导电线可包括信号线路片段或接地线路片段，其用于直接安装在基底200上的半导体裸芯片的输入/输出(I/O)连接。
[0021]如图1A和图1B所示，第一裸芯片202和第二裸芯片204通过接合过程分别安装在基底200的装置连接表面201上。在本实施例中，第一裸芯片202和第二裸芯片204彼此间隔距离Al，其可以等于或大于设计规则的裸芯片之间的最小间隔。在本实施例中，在第一裸芯片202和第二裸芯片204之间没有设计指。第一裸芯片202和第二裸芯片204的电路与基底200的电路经由位于接近第一裸芯片202的底面203和第二裸芯片204的底面205的多个导电结构(未不出)互连。在本实施例中，第一裸芯片202可包括位于其顶面207的焊盘，以及第二裸芯片204可包括位于其顶面209的焊盘，用于裸芯片到裸芯片信号连接。而且，位于第一裸芯片202和第二裸芯片204上的焊盘可具有至少两个焊盘面积尺寸。在本实施例中，具有多个第一焊盘面积的第一焊盘210和具有第二焊盘面积的多个第二焊盘212位于第一裸芯片202的顶面207。第一焊盘210布置在第一排(tier) 206，以及第二焊盘212布置在第二排208。在一个实施例中，第一裸芯片202的第一排206和第二排208是彼此平行且彼此接近。在一个实施例中，第一裸芯片202的第一排206和第二排208平行于第一裸芯片202的边缘222，边缘222接近于第二裸芯片204，且第二排208比第一排206更接近于边缘222。就是说，没有焊盘横向地位于第二排208中的焊盘(第二焊盘212)和第一裸芯片202的边缘222之间。在本实施例中，第一焊盘210的第一焊盘面积设计为小于第二焊盘212的第二焊盘面积。就是说，具有较大焊盘面积的第二焊盘212布置为比具有较小焊盘面积的第一焊盘210更接近于边缘222。在本实施例中，第一焊盘210以第一间距Pl布置于第一排，以及第二焊盘212以大于第一间距Pl的第二间距P2布置于第二排。
[0022]而且，具有至少两个焊盘面积尺寸的焊盘位于第二裸芯片204上的单排中。在一个实施例中，