下文的优点。位于第一裸芯片和第二裸芯片可具有至少两个焊盘面积尺寸用于第一接合和第二接合。对于第一裸芯片(例如，第一裸芯片402)，第一裸芯片的焊盘布置在两排，其中具有小焊盘面积的焊盘布置于第一排以及具有小和大焊盘面积的焊盘布置于第二排，第二排比第一排更接近于第一裸芯片的边缘。因此，第一排的焊盘可具有比第二排的焊盘减少了的间距。第一裸芯片的第一和第二排的相邻焊盘之间的间隔和焊盘占据面积可减小。此夕卜，对于第二裸芯片(例如，第二裸芯片404)，具有至少两个焊盘面积尺寸的焊盘位于第二裸芯片的单排。仅仅对于第二接合与具有焊盘的传统的裸芯片相比，第二裸芯片的焊盘开口面积可减小。因此，芯片成本可减小。尽管本发明已经以示例的方式以及依据优选实施例来描述，要理解，本发明不限于所公开的实施例。相反，其意于覆盖各种修改和类似布置(如对本领域技术人员是显而易见的)。因此，所附的权利要求的范围应该给予最广的解释以便包含所有这样的修改和类似布置。
【主权项】
1.一种半导体封装结构，其特征在于:包含: 基底； 第一裸芯片，安装在所述基底上，包含: 多个第一焊盘，布置于第一排的具有第一焊盘面积；以及 多个第二焊盘，布置于第二排的具有第二焊盘面积； 第二裸芯片，安装于所述基底上，包含: 具有所述第一焊盘面积的多个第三焊盘，以及具有所述第二焊盘面积的多个第四焊盘，所述多个第三焊盘和所述多个第四焊盘交替布置于第三排； 第一接合导线，具有两个端，分别耦合到所述多个第一焊盘中的一个和所述多个第四焊盘中的一个；以及 第二接合导线，具有两个端，分别耦合到所述多个第三焊盘的一个和所述多个第二焊盘的一个。2.如权利要求1所述的半导体封装，其特征在于，所述第一裸芯片的所述第一排和所述第二排彼此平行且彼此接近。3.如权利要求1所述的半导体封装，其特征在于，所述第一焊盘面积小于所述第二焊盘面积。4.如权利要求3所述的半导体封装，其特征在于，所述第一裸芯片的所述第一排和所述第二排平行于所述第一裸芯片的边缘，所述第一裸芯片的边缘接近所述第二裸芯片，以及所述第二排比所述第一排更接近所述边缘。5.如权利要求1所述的半导体封装，其特征在于，所述第一焊盘以第一间距布置于所述第一排，以及所述第二焊盘以大于所述第一间距的第二间距布置于所述第二排。6.如权利要求1所述的半导体封装，其特征在于，所述第一接合导线以第一角度接合所述多个第一焊盘的一个，以及所述第一接合导线以小于所述第一角度的第二角度接合所述多个第四焊盘的一个。7.如权利要求1所述的半导体封装，其特征在于，所述第二接合导线以第三角度接合所述多个第三焊盘的一个，以及所述第二接合导线以小于所述第三角度的第四角度接合所述多个第二焊盘的一个。8.如权利要求1所述的半导体封装，其特征在于，还包含: 导电指，位于所述基底上，在所述第一和第二裸芯片之间；以及第三接合导线，分割为两个片段，其中所述两个片段分别耦合到所述多个第一焊盘中的另一个和所述多个第三焊盘中的另一个，以及其中所述导电指耦合到所述两个片段。9.如权利要求1所述的半导体封装，其特征在于，所述第一裸芯片包含布置于所述第二排具有所述第一焊盘面积的第五焊盘。10.如权利要求9所述的半导体封装，其特征在于，还包括: 导电指，位于所述基底，在所述第一和第二裸芯片之间；以及 第三接合导线，分割成两个片段，其中所述两个片段分别耦合到所述第五焊盘和另一所述第三焊盘，以及其中所述导电指耦合到所述两个片段。11.一种半导体封装结构，其特征在于，包含: 基底； 安装于所述基底上的第一裸芯片和第二裸芯片，每个所述第一和第二裸芯片包含:布置于第一排和第二排的多个焊盘，其中布置于所述第一排的焊盘的面积小于布置于所述第二排的焊盘的面积； 第一接合导线，具有两个端，分别耦合到所述第一裸芯片的所述第一排的所述多个焊盘中的一个和所述第二裸芯片的所述第二排的所述多个焊盘中的一个；以及 第二接合导线，具有两个端，分别耦合到布置于所述第一裸芯片的所述第二排的所述焊盘的一个和布置于所述第二裸芯片的所述第一排的所述焊盘的一个。12.如权利要求11所述的半导体封装，其特征在于，所述第一裸芯片或所述第二裸芯片的所述第一排和所述第二排彼此平行且彼此接近。13.如权利要求11所述的半导体封装，其特征在于，布置于所述第一排的所述焊盘具有第一间距，以及布置于所述第二排的焊盘布置以具有所述第一间距的第二间距。14.如权利要求11所述的半导体封装，其特征在于，所述第一接合导线以第一角度接合布置于所述第一裸芯片的所述第一排的所述多个焊盘的一个，以及所述第一接合导线以小于所述第一角度的第二角度接合布置于所述第二裸芯片的所述第二排的所述多个焊盘的一个。15.如权利要求11所述的半导体封装，其特征在于，所述第二接合导线以第三角度接合布置于所述第一裸芯片的所述第二排的所述多个焊盘的一个，以及所述第二接合导线以小于所述第三角度的第四角度接合布置于所述第二裸芯片的所述第一排的所述多个焊盘的一个。16.如权利要求11所述的半导体封装，其特征在于，所述第一裸芯片的所述第一排和所述第二排平行于所述第一裸芯片的边缘，所述第一裸芯片的边缘接近于所述第二裸芯片，以及所述第二排比所述第一排更接近所述边缘。17.如权利要求11所述的半导体封装，其特征在于，所述第二裸芯片的所述第一排和所述第二排平行于所述第二裸芯片的边缘，所述第二裸芯片的边缘接近于所述第一裸芯片，且所述第二排比所述第一排更接近于所述边缘。18.一种半导体封装结构，其特征在于，包含: 基底; 第一裸芯片和第二裸芯片，安装在所述基底上，每个所述第一和第二裸芯片包含:布置于第一排的具有第一焊盘面积的多个第一焊盘和具有第二焊盘面积的多个第二焊盘； 导电指，位于所述基底，在所述第一和第二裸芯片之间； 第一接合导线，具有两个端，分别耦合到所述第一裸芯片的所述多个第一焊盘的一个以及所述第二裸芯片的所述多个第二焊盘的一个；以及 第二接合导线，分割成两个片段，其中所述两个片段，分别耦合到所述第一裸芯片的另一所述第一焊盘以及所述第二裸芯片的所述多个第一焊盘的一个，以及其中所述导电指耦合到所述两个片段。19.如权利要求18所述的半导体封装，其特征在于，所述第一焊盘面积小于所述第二焊盘面积。20.如权利要求18所述的半导体封装，其特征在于，所述第一裸芯片包含布置于第二排具有所述第一焊盘面积的多个第三焊盘，以及其中所述第三焊盘的一个通过第三接合导线耦合到所述第二裸芯片的所述多个第二焊盘的一个。21.如权利要求20所述的半导体封装，其特征在于，所述第一裸芯片的所述第一排和所述第二排平行于所述第一裸芯片的边缘，其接近于所述第二裸芯片，且所述第一排比所述第二排更接近于所述边缘。
【专利摘要】本发明提供一种半导体封装结构，包含基底；第一裸芯片，安装在基底，包含布置于第一排的具有第一焊盘面积的多个第一焊盘；以及布置于第二排的具有第二焊盘面积的多个第二焊盘；以及第二裸芯片，安装于基底，包含具有第一焊盘面积的多个第三焊盘，以及具有第二焊盘面积的多个第四焊盘，交替布置于第三排；第一接合导线，具有两个端，分别耦合到第一焊盘的一个和第四焊盘的一个；以及第二接合导线，具有两个端，分别耦合到第三焊盘的一个和第二焊盘的一个。通过上述技术方案，可以减少焊盘间距和焊盘占据面积从而有效地减少芯片大小。
【IPC分类】H01L23/49, H01L23/492, H01L23/50
【公开号】CN105097752
【申请号】CN201410790717
【发明人】刘兴治, 杨家豪, 陈盈志
【申请人】联发科技股份有限公司
【公开日】2015年11月25日
【申请日】2014年12月18日
【公告号】US9129962, US20150333039