口中，以供焊线7连接。封装材料5位于所述上保护层31上，包覆裸片3及底胶9。此外，在实施例中，多个焊球11形成于显露于下保护层21的开口的下线路层1(接垫)上以作为外部连接。在另一实施例中，也可以形成电镀锡于显露于下保护层21的开口的下线路层1(接垫)上以作为外部连接。
[0028]参看图10，其显示本发明半导体封装的另一实施例的示意图。其与图9所示的半导体封装不同之处在于图10的裸片3利用倒装芯片形式，透过焊球36与衬底8的上线路层2电性连接。此外，在实施例中，多个焊球11可形成于显露于下保护层21的开口的下线路层I (接垫)上以作为外部连接。
[0029]参看图11，其显示本发明半导体封装的另一实施例的示意图。其与图9所示的半导体封装不同之处在于图11的半导体封装可包含两层衬底，两层衬底通过例如导电胶22来电性连接这两层衬底，其中两层衬底可利用同样的方式形成，且各衬底皆包含上线路层及下线路层，上线路层所包括的至少一上导电迹线与下线路层所包括的至少一下导电迹线的最小距离并非零。在实施例中，多个焊球可形成于显露于其中的衬底的下保护层21的开口的下线路层I (接垫)上以作为外部连接。
[0030]参看图12A至12R，其显示本发明衬底的制造方法的实施例的示意图。
[0031]参看图12A，提供导电箔13。参看图12B，形成第一干膜15于导电箔13上。参看图12C，图案化第一干膜15，以显露部分导电箔13，界定下线路层的导电迹线及接垫位置，其中部分导电迹线位置对应于上层线路的指部。图案化过程可通过微影方法达成。
[0032]参看图12D，去除部分导电箔13，以形成下线路层I的导电迹线及接垫19。导电箔13可通过蚀刻或其它方式去除。参看图12E，去除图案化的第一干膜17，露出下线路层I的导电迹线及接垫19。在某些实施例中，导电箔13通过蚀刻去除，而如图12E所示，通过蚀刻去除导电箔13所产生的下线路层I的导电迹线的侧壁轮廓非平面，例如，其会由上往下呈现往内的弧形(或如图12M的上线路层2所示，下线路层I的导电迹线两侧因反过来会由下往上呈现往内的弧形)。
[0033]参看图12F，形成下保护层21于下线路层I的导电迹线及接垫上。下保护层21围绕且覆盖导电迹线及接垫。在某些实施例中，下保护层21可利用旋转涂布、喷射涂布或层压方式形成。参看图12G，图案化下保护层21，以形成开口 23，界定下线路层I中欲形成接垫的位置，其中部分接垫位置对应于上层线路的导电迹线。图案化过程可通过微影方法达成。
[0034]参看图12H，形成第二干膜25于导电箔13形成下线路层I的相对表面上。参看图121，图案化第二干膜25，以显露部分导电箔13，以在形成下线路层I的相对表面上界定上层线路的导电迹线及接垫位置。图案化过程可通过微影方法达成。参看图12J，自导电箔13去除未被图案化第二干膜27所覆盖的部分，以形成具有多个上导电迹线及接垫29的上线路层2。导电箔13可通过蚀刻或其它方式去除。如图所示，通过蚀刻去除所述导电箔13所产生的上线路层2的上导电迹线12侧壁相对于下保护层21露出的表面会由上往下呈现往内的弧形(如图12M所示，图12M为图12L中特定区域的局部放大图)。
[0035]参看图12K，其去除了图案化的第二干膜27。参看图12L，形成上保护层31，上保护层31围绕上线路层2的导电迹线及接垫29并覆盖其上。在某些实施例中，上保护层31可利用旋转涂布、喷射涂布或层压方式形成。参看图12N，图案化上保护层31，以形成开口 33，界定上线路层2中欲形成接垫或指部的位置，其中部分指部位置对应于下线路层的导电迹线。图案化过程可通过微影方法达成。参看图120，更可形成导电层35(例如，镍/金)于接垫上，以利后续打线。导电层可通过浸溃、电镀、化学镀、印刷或其它方式形成于上保护层31的开口。
[0036]参看图12P，裸片3可通过底胶9附着于上线路层2上，并可通过焊线7与上线路层2的导电层35电性连接。参看图12Q，利用封装材料5包覆裸片3。参看图12R，焊球11可形成于半导体封装14的下线路层I的开口(接垫)处，以供外部连接。
[0037]上述实施例仅为说明本发明的原理及功效，而非用以限制本发明。因此，所属领域的技术人员对上述实施例进行修改及变化仍不脱本发明的精神。
[0038]根据以上本发明的说明可知，本发明将一层电路拆成两层实施方案，由此可改进线路蚀刻的良率，且也可缩小相邻线路间的间距。
[0039]此外，因本发明的衬底具备上下布线的能力，其具有更多线路设计上的弹性。
【主权项】
1.一种衬底，其包括上线路层及下线路层，所述上线路层包括至少一导电迹线及至少一接垫，所述下线路层包括至少一导电迹线及至少一接垫，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线的最小距离并非零。2.根据权利要求1所述的衬底，所述上线路层的所述至少一导电迹线具有上表面及下表面，所述下线路层的所述至少一导电迹线具有上表面及下表面，所述上线路层的所述至少一导电迹线的所述下表面与所述下线路层的所述至少一导电迹线的所述下表面实质上位于同一平面。3.根据权利要求1所述的衬底，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线间隔排列。4.根据权利要求1所述的衬底，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线位于所述下线路层的两个相邻接垫之间。5.根据权利要求1所述的衬底，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线位于所述上线路层或所述下线路层的两个导电迹线之间。6.根据权利要求1所述的衬底，其中所述上线路层的所述接垫为指部，所述指部与所述下线路层的导电迹线重叠。7.根据权利要求1所述的衬底，其中所述下线路层的所述接垫为球垫，所述上线路层的导电迹线与所述球垫重叠。8.根据权利要求1所述的衬底，其中所述上线路层的导电迹线的侧壁轮廓呈现往内的弧形，且所述下线路层的导电迹线的侧壁轮廓呈现往内的弧形。9.根据权利要求1所述的衬底，其进一步包括保护层，其围绕且覆盖所述上线路层及所述下线路层的导电迹线。10.根据权利要求1所述的衬底，其进一步包括加强层，其位于所述上线路层的所述接垫下方。11.一种半导体封装，其包括: 衬底，所述衬底包括上线路层及下线路层，所述上线路层包括至少一导电迹线及至少一接垫，所述下线路层包括至少一导电迹线及至少一接垫，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线的最小距离并非零；以及 裸片，其电性连接于所述上线路层。12.根据权利要求11所述的半导体封装，所述上线路层的所述至少一导电迹线具有上表面及下表面，所述下线路层的所述至少一导电迹线具有上表面及下表面，所述上线路层的所述至少一导电迹线的所述下表面与所述下线路层的所述至少一导电迹线的所述下表面实质上位于同一平面。13.根据权利要求11所述的半导体封装，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线间隔排列。14.根据权利要求11所述的半导体封装，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线位于所述下线路层的两个相邻接垫之间。15.根据权利要求11所述的半导体封装，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线位于所述上线路层或所述下线路层的两个导电迹线之间。16.根据权利要求11所述的半导体封装，其中所述上线路层的所述接垫为指部，所述指部与所述下线路层的导电迹线重叠。17.根据权利要求11所述的半导体封装，其中所述下线路层的所述接垫为球垫，所述上线路层的导电迹线与所述球垫重叠。18.根据权利要求11所述的半导体封装，其中所述上线路层的导电迹线的侧壁轮廓呈现往内的弧形，且所述下线路层的导电迹线的侧壁轮廓呈现往内的弧形。19.根据权利要求11所述的半导体封装，其进一步包括保护层，其围绕且覆盖所述上线路层及所述下线路层的导电迹线。20.根据权利要求11所述的半导体封装，其进一步包括加强层，其位于所述上线路层的所述接垫下方。21.—种制造衬底的方法，其包括: 提供导电箔，所述导电箔包括第一表面及第二表面； 图案化所述第一表面以形成至少一第一导电迹线及第一接垫；以及 图案化所述第二表面以形成至少一第二导电迹线及第二接垫。22.根据权利要求21所述的制造衬底的方法，其中所述上线路层的所述至少一导电迹线与所述下线路层的所述至少一导电迹线的最小距离并非零。23.根据权利要求21所述的制造衬底的方法，其中在图案化所述第一表面与图案化所述第二表面的步骤之间，进一步包括形成围绕且覆盖所述至少一第一导电迹线的第一保护层的步骤。24.根据权利要求23所述的制造衬底的方法，其中在形成所述第一保护层的步骤之后，进一步包括形成开口于所述第一保护层以露出所述第一接垫的步骤。25.根据权利要求21所述的制造衬底的方法，其中在图案化所述第二表面的步骤之后，进一步包括形成围绕且覆盖所述至少一第二导电迹线的第二保护层的步骤。26.根据权利要求24所述的制造衬底的方法，其中在形成所述第二保护层的步骤之后，进一步包括形成开口于所述第二保护层以露出所述第二接垫的步骤。
【专利摘要】一种衬底、其半导体封装及其制造方法。所述衬底包括上线路层及下线路层，所述上线路层包括至少一个导电迹线及至少一个接垫，所述下线路层包括至少一个导电迹线及至少一个接垫，其中所述上线路层的所述至少一个导电迹线与所述下线路层的所述至少一个导电迹线的最小距离并非零。
【IPC分类】H01L23/498, H01L21/306, H01L23/31
【公开号】CN105097758
【申请号】CN201410186379
【发明人】陈天赐, 王圣民, 陈光雄, 李育颖
【申请人】日月光半导体制造股份有限公司
【公开日】2015年11月25日
【申请日】2014年5月5日
【公告号】US20150318235