封装结构的制作方法
【技术领域】
[0001 ] 本发明关于一种封装结构，尤指一种将覆铜陶瓷基板部分内埋于绝缘层内的封装结构。
【背景技术】
[0002]近年来随着可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展。再者，许多电子产品的内部电路已朝模块化发展，藉以使许多功能整合在一电路模块中。以常见的电路模块例如功率电源模块(power module)为例，其可应用于逆变器(Inverter)、转换器(Converter)、电动汽车(EV)或混合电动汽车(HEV)中，且通常将例如电容器、电阻器、电感、变压器、二极管、晶体管等电子元件整合为功率电源模块，进而可将功率电源模块安装于主机板或系统电路板上。
[0003]目前传统的功率电源模块的封装结构以壳型封装(housingpackage)为主,亦即将散热程度及耐电压程度较佳的覆铜陶瓷基板(Direct Bond Copper ;DBC)作为基板，并于覆铜陶瓷基板的其中一面放置多个功率半导体裸芯片、无源元件及用来对外连接的导脚(Pin)，且功率半导体裸芯片、无源元件及导脚利用焊锡(solder)而焊接在覆铜陶瓷基板上。各功率半导体裸芯片可以利用铝线、金线、铜线、带状接合(ribbon bond)或铜削(copper clipper)等材料而以打线的方式与外部的装置或元件连接。此外，覆铜陶瓷基板上功率半导体裸芯片、无源元件及导脚所设置的面将盖上一塑壳，塑壳利用黏着剂(或胶)而与覆铜陶瓷基板黏着，接着于塑壳与覆铜陶瓷基板的空间内注入娃胶(silicone gel),以保护功率半导体裸芯片，同时提供绝缘之用。最后于硅胶固化后，再于塑壳的上方盖上封盖，即完成壳型封装。
[0004]虽然覆铜陶瓷基板可提供较佳的散热效率并具有较佳的耐电压程度，然而由于传统以壳型封装的封装结构仅能于覆铜陶瓷基板的其中一面放置半导体裸芯片及无源元件等电子元件，因此实际上传统封装结构仅能以2D方式摆放电子元件，故局限了电子元件的设置密度。此外，因传统封装结构的电子元件摆放在覆铜陶瓷基板的同一层，故电子元件元件与电子元件元件之间的线路连接距离仍然太长，导致线阻高，且较易产生寄生效应，进而影响电特性。更甚者，传统封装结构皆以插件或螺旋固定(screwing)的方式将功率电源模块组装于主机板或系统电路板上，而无法以回焊(reflow)的方式组装，因此限制了传统封装结构的应用场合。
[0005]因此，如何发展一种可改善上述公知技术缺失的封装结构，实为相关技术领域者目前所迫切需要解决的问题。
【发明内容】
[0006]本发明的主要目的为提供一种封装结构，其藉由将覆铜陶瓷基板部分内埋于绝缘层内，以解决公知封装结构易产生寄生效应而影响电特性。
[0007]本发明的另一目的在于提供一种封装结构，其可以多层方式堆叠电子元件，因此实现高积密度电子元件封装，且可应用于表面黏着技术。
[0008]为达上述目的，本发明提供一种封装结构，包含:第一绝缘层，具有至少一第一导电通孔；第一导电层，设置于第一绝缘层的顶面上，且与至少一第一导电通孔连接而导通；覆铜陶瓷基板，包含:陶瓷基底，利用一压合动作后设置于第一绝缘层的底面上且外露于第一绝缘层；第二导电层，设置于陶瓷基底的顶面上且埋设于第一绝缘层内；以及第三导电层，设置于陶瓷基底的底面上；以及至少一第一电子元件，内埋于第一绝缘层内并以固着材料黏着于第二导电层上，且具有至少一第一导接端，其中至少一第一导接端与第二导电层相导通及/或通过至少一第一导电通孔而与第一导电层相导通。
【附图说明】
[0009]图1A为本发明第一实施例的封装结构的剖面结构示意图。
[0010]图1B为图1A所示的封装结构的另一变化例。
[0011]图2为本发明第二实施例的封装结构的剖面结构示意图。
[0012]图3为本发明第三实施例的封装结构的剖面结构示意图。
[0013]图4为本发明第四实施例的封装结构的剖面结构示意图。
[0014]图5为本发明第五实施例的封装结构的剖面结构示意图。
[0015]图6为本发明第六实施例的封装结构的剖面结构示意图。
[0016]图7为本发明第七实施例的封装结构的剖面结构示意图。
[0017]图8为本发明第八实施例的封装结构的剖面结构示意图。
[0018]图9为本发明第九实施例的封装结构的剖面结构示意图。
[0019]图10为本发明第十实施例的封装结构的剖面结构示意图。
[0020]其中，附图标记说明如下:
[0021]1、2、3、4、5、6、7、8、9、100:封装结构
[0022]10:第一绝缘层
[0023]101:第一导电通孔
[0024]102:第一绝缘层的顶面
[0025]103:第一绝缘层的底面
[0026]104:第二导电通孔
[0027]105:第三导电通孔
[0028]106:导接块
[0029]1060:导接块的顶面
[0030]1061:导接块的底面
[0031]ll、lla、llb、llc、lld:第一电子元件
[0032]110:第一导接端
[0033]111,611:上表面
[0034]112、612:下表面
[0035]12:第一导电层
[0036]120:第一导电图形
[0037]13:覆铜陶瓷基板
[0038]130:第二导电层
[0039]1300:第二导电图形
[0040]131:第三导电层
[0041]1310:第三导电图形
[0042]132:陶瓷基底
[0043]133:陶瓷基底的顶面
[0044]134:陶瓷基底的底面
[0045]14:第一散热装置
[0046]15:固着材料
[0047]30、80:导脚
[0048]300:插接部
[0049]301:抵顶部
[0050]40、40a、40b、40c:第二电子元件
[0051]400:第二导接端
[0052]41:焊锡
[0053]50:第一绝缘散热层
[0054]51:第二散热装置
[0055]60:第二绝缘层
[0056]600:第四导电通孔
[0057]601:第二绝缘层的顶面
[0058]602:第五导电通孔
[0059]61、61a、61b、61c:第三电子兀件
[0060]610:第三导接端
[0061]62:第四导电层
[0062]620:第四导电图形
[0063]90:第二绝缘散热层
[0064]91:第三散热装置
[0065]200:金属层
【具体实施方式】
[0066]体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的态样上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上当作说明之用，而非限制本发明。
[0067]图1A为本发明第一实施例的封装结构的剖面结构示意图。如图1A所示，本发明的封装结构I可应用于表面黏着型的电子元件模块，且包含第一绝缘层10、至少一第一电子元件11、第一导电层12、覆铜陶瓷基板13。
[0068]第一绝缘层10具有多个第一导电通孔(conductive vias) 101。第一导电层12设置于第一绝缘层10的顶面102上，且覆盖部分的第一绝缘层10的顶面102。再者，第一导电层12与第一导电通孔101连接而导通。
[0069]覆铜陶瓷基板13部分埋设于第一绝缘层10内，且具有第二导电层130、第三导电层131及陶瓷基底132。陶瓷基底132利用一压合动作后设置于第一绝缘层10的底面103上且外露于第一绝缘层10。第二导电层130设置于陶瓷基底132的一顶面133上，且埋设于第一绝缘层10内。第三导电层131相对于第二导电层130而设置于陶瓷基底132的一底面134上。
[0070]第一电子元件11内埋于第一绝缘层10内，且以固着材料15而黏着设置于第二导电层130上，该第一电子元件11具有至少一第一导接端110，其中位于第一电子元件11的上表面111的第一导接端110与第一导电通孔101相连接而导通，位于第一电子元件11的下表面112的第一导接端110设置于第二导电层130上而与第二导电层130相连接而导通。
[0071]于本实施例中，第一绝缘层10的材质(可为但不限于)例如是树脂或是其他具高热传导系数的绝缘材料。再者，第一导电通孔101位于第一绝缘层10中，并暴露于第一绝缘层10的顶面102且与第一导电层12相接触。多个第一导电通孔101的形成方式可先以例如但不限于雷射钻孔、机械钻