半导体封装件及其制法与承载结构的制作方法
【技术领域】
[0001]本发明涉及一种半导体封装件，尤指一种提高制作良率的半导体封装件及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(Chip Scale Package, CSP)、芯片直接贴附封装(Direct Chip Attached, DCA)或多芯片模块封装(Multi — Chip Module, MCM)等覆晶型态的封装模块、或将芯片立体堆栈化整合为三维集成电路(3D IC)芯片堆栈技术等。
[0003]图1A至图1C为现有半导体封装件I的制法的剖面示意图。
[0004]如图1A所示，提供一硅基板10’，且形成多个穿孔10a于该硅基板10’上。
[0005]如图1B所示，先形成绝缘材10b于该些穿孔10a中，再填充金属于该些穿孔10a中，以形成具有导电娃穿孔(Through-siliconvia, TSV) 100的石圭中介板(ThroughSilicon interposer, TSI)10。
[0006]如图1C所示,形成一线路重布结构(Redistribut1n layer, RDL) 15于该娃中介板10与该些导电硅穿孔100上。
[0007]接着，将间距较小的半导体芯片11的电极垫110藉由多个微凸块(u-bump) 13以覆晶方式电性结合该导电硅穿孔100，再以底胶12包覆该些微凸块13。
[0008]之后，形成封装胶体16于该硅中介板10上，以覆盖该半导体芯片11。
[0009]最后，于该线路重布结构15上藉由多个导电组件17电性结合间距较大的封装基板18的焊垫180，并以底胶12包覆该些导电组件17。
[0010]若该半导体芯片11直接结合至该封装基板18上，因该半导体芯片11与封装基板18两者的热膨胀系数(Coefficient of thermal expans1n, CTE)的差异甚大,所以该半导体芯片11外围的焊锡凸块不易与该封装基板18上对应的焊垫180形成良好的接合，致使焊锡凸块自该封装基板18上剥离。另一方面，因该半导体芯片11与该封装基板18之间的热膨胀系数不匹配(mismatch),其所产生的热应力(thermal stress)与翅曲(warpage)的现象也日渐严重,致使该半导体芯片11与该封装基板18之间的电性连接可靠度(reliability)下降，且将造成信赖性测试的失败。
[0011]因此，藉由半导体基材制作的硅中介板10的设计，其与该半导体芯片11的材质接近，所以可有效避免上述所产生的问题。
[0012]此外，藉由该硅中介板10的设计，该半导体封装件I除了避免前述问题外，相较于覆晶式封装件，其长宽方向的面积可更加缩小。例如，一般覆晶式封装基板最小的线宽/线距仅能制出12/12μπι，而当半导体芯片的电极垫(1/0)数量增加时，以现有覆晶式封装基板的线宽/线距并无法再缩小，所以须加大覆晶式封装基板的面积以提高布线密度，才能接置高1/0数的半导体芯片。反观图1的半导体封装件1，因该硅中介板10可采用半导体制程做出3/3 μ m以下的线宽/线距，所以当该半导体芯片11具高1/0数时，该硅中介板10的长宽方向的面积足以连接高I/o数的半导体芯片11，所以不需增加该封装基板18的面积，使该半导体芯片11经由该硅中介板10作为一转接板而电性连接至该封装基板18上。
[0013]然而，前述现有半导体封装件I的制法中，于制作该硅中介板10时，该导电硅穿孔100的制程需于该硅基板10’上挖孔(即经由曝光显影蚀刻等图案化制程而形成该些穿孔100a)及金属填孔，致使该导电硅穿孔100的整体制程占整个该硅中介板10的制作成本达约40?50% (以12寸晶圆为例，不含人工成本)，且制作时间耗时(因前述步骤流程冗长，特别是蚀刻该硅基板10’以形成该些穿孔100a)，以致于最终产品的成本及价格难以降低。
[0014]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0015]鉴于上述现有技术的种种缺失，本发明的目的为提供一种半导体封装件及其制法与承载结构，藉由该氧化金属板取代现有硅中介板，以简化制程。
[0016]本发明的承载结构包括:氧化金属板，其具有相对的第一表面与第二表面、及连通该第一与第二表面的多个第一穿孔；多个导电部，各形成于该第一穿孔中；以及多个电性接触垫，其形成于该氧化金属板的第一表面上，且各该电性接触垫接触并位于多个对应的该导电部上，使各该电性接触垫电性连接多个对应的该导电部。
[0017]本发明还提供一种半导体封装件，包括:氧化金属板，其具有相对的第一表面与第二表面、及连通该第一与第二表面的多个第一穿孔；多个导电部，各形成于该第一穿孔中；多个电性接触垫，其形成于该氧化金属板的第一表面上，且各该电性接触垫接触并位于多个对应的该导电部上，使各该电性接触垫电性连接多个对应的该导电部；以及至少一半导体组件，其设于该氧化金属板的第一表面上，且该半导体组件电性连接各该电性接触垫。
[0018]本发明还提供一种半导体封装件的制法，包括:提供一具有相对的第一表面与第二表面的氧化金属板，且该氧化金属板还具有连通该第一与第二表面的多个第一穿孔；形成导电材于各该第一穿孔中，以作为导电部；形成多个电性接触垫于该氧化金属板的第一表面上，且各该电性接触垫接触并位于多个对应的该导电部上，使各该电性接触垫电性连接多个对应的该导电部；以及设置至少一半导体组件于该氧化金属板的第一表面上，且该半导体组件电性连接各该电性接触垫。
[0019]前述的制法中，该氧化金属板的制作方式为将金属板进行氧化还原制程，以于金属氧化时自然形成的第一穿孔。
[0020]前述的制法中，于设置半导体组件之后，进行切单制程。
[0021]前述的半导体封装件及其制法中，形成封装材于该氧化金属板的第一表面上，使该封装材包覆该半导体组件。
[0022]前述的半导体封装件及其制法与承载结构中，该氧化金属板为氧化铝板材。
[0023]前述的半导体封装件及其制法与承载结构中，该些第一穿孔排列成束状。
[0024]前述的半导体封装件及其制法与承载结构中，该氧化金属板还具有连通该第一与第二表面的多个第二穿孔。例如，该第二穿孔位于各该电性接触垫之间，且该些第一与第二穿孔为规则排列。又包括形成于该第二穿孔中的绝缘材。
[0025]前述的半导体封装件及其制法与承载结构中，还包括形成于该氧化金属板的第一表面上的保护层，其外露该电性接触垫。
[0026]前述的半导体封装件及其制法与承载结构中，还包括形成于该氧化金属板的第二表面上的多个电性连接垫，且各该电性连接垫接触并位于多个对应的该导电部上，使各该电性连接垫电性连接多个对应的该导电部。
[0027]由上可知，本发明的半导体封装件及其制法与承载结构，主要藉由该氧化金属板取代现有硅中介板，因而无需制作导电硅穿孔，所以相较于现有技术，本发明不仅能大幅降低该半导体封装件或该承载结构的制作成本，且能简化制程，使该半导体封装件的生产量提闻。
【附图说明】
[0028]图1A至图1C为现有半导体封装件的制法的剖面示意图；
[0029]图2A至图2G为本发明的半导体封装件的制法的剖面示意图；其中，图2A’及图2C’(省略保护层)为图2A及图2C的平面上视图，图2G’及图2G”为图2G的不同实施例；以及
[0030]图3为接续图2G的后续制程的首I]面TJK意图。
[0031]符号说明
[0