032]1，2，2’，2”半导体封装件
[0033]10硅中介板
[0034]10’硅基板
[0035]100导电硅穿孔
[0036]10a穿孔
[0037]10b绝缘材
[0038]11半导体芯片
[0039]110,230电极垫
[0040]12，232底胶
[0041]13微凸块
[0042]15线路重布结构
[0043]16封装胶体
[0044]17，27导电组件
[0045]18封装基板
[0046]180焊垫
[0047]2a承载结构
[0048]20氧化金属板
[0049]20a第一表面
[0050]20b第二表面
[0051]200导电部
[0052]201第一穿孔
[0053]202第二穿孔
[0054]21保护层
[0055]210开口
[0056]22电性接触垫
[0057]23半导体组件
[0058]23a作用面
[0059]23b非作用面
[0060]231导电凸块
[0061]24封装材
[0062]25电性连接垫
[0063]26绝缘材
[0064]3电子装置
[0065]d直径
[0066]S切割路径。
【具体实施方式】
[0067]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0068]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0069]图2A至图2G为本发明的半导体封装件2的制法的剖面示意图。
[0070]如图2A所示，提供一具有相对的第一表面20a与第二表面20b的氧化金属板20，且该氧化金属板20还具有连通该第一与第二表面20a，20b的多个第一穿孔201。
[0071]于本实施例中，该氧化金属板20还具有连通该第一与第二表面20a，20b的多个第二穿孔202。
[0072]此外,该氧化金属板20为阳极化氧化招(anodic aluminum oxide, AA0)板材,其制作为将整块铝板放置于化学槽中，以进行氧化还原制程，而铝板经氧化后即形成氧化铝，且形成多个贯通该氧化铝板的纳米级孔洞(即该第一与第二穿孔201，202)，如该第一与第二穿孔201，202的直径d为60nm。因此，AAO板的纳米孔径的穿孔结构为铝板经氧化还原制程后而自然形成规则排列的第一与第二穿孔201，202，如交错式数组、整齐的似蜂巢状孔洞等。
[0073]如图2B所不,形成一绝缘材的保护层21于该氧化金属板20的第一表面20a上。
[0074]于本实施例中，该保护层21具有多个开口 210，以令单一该开口 210对应露出多个第一穿孔201，但该保护层21遮盖该些第二穿孔202的一侧。
[0075]如图2C及图2C’所示，形成导电材于该第一穿孔201中，以作为导电部200。
[0076]于本实施例中，该导电材为电镀铜，且该导电材并未形成于该第二穿孔202中，所以该第二穿孔202为中空状态。
[0077]此外，该氧化金属板20经氧化还原制程后将容易形成垂直表面的空孔，所以有助于填入纳米材料(即该导电材)。
[0078]又，该氧化金属板20易与硅板材或玻璃板材等半导体板材做整合，所以于形成该导电部200时，可先将该氧化金属板20与如半导体板材的承载件做结合，再进行电镀铜制程。
[0079]另外，由于该些第一穿孔201排列成束状，所以该些导电部200成为束状，即相互邻靠。
[0080]如图2D所示，形成多个电性接触垫22于该氧化金属板20的第一表面20a上，以制成本发明的承载结构2a，且该电性接触垫22位于各该开口 210中，所以单一该电性接触垫22接触位于多个该导电部200上，使单一该电性接触垫22电性连接多个该导电部200。
[0081]于本实施例中，由于该电性接触垫22位于各该开口 210中，所以该保护层21外露各该电性接触垫22。
[0082]此外，单一该导电部200为纳米导线，其不易导通电流，所以需藉由多个该导电部200排列成束状而作为纳米导线束，以易于电流经过该纳米导线束与该电性接触垫22。
[0083]又，该第二穿孔202位于各该电性接触垫22之间(即各该纳米导线束之间)。
[0084]如图2E所不，设置多个半导体组件23于该氧化金属板20的第一表面20a上,且该半导体组件23电性连接各该电性接触垫22。接着，形成封装材24于该氧化金属板20的第一表面20a上，使该封装材24包覆该半导体组件23。
[0085]于本实施例中，该半导体组件23为芯片，其具有相对的作用面23a与非作用面23b，该作用面23a具有多个电极垫230，且各该电极垫230藉由如焊锡的导电凸块231结合至各该电性接触垫22。
[0086]此外，可藉由底胶232形成于该半导体组件23的作用面23a与该保护层21 (或该第一表面20a)之间，以令该底胶232包覆该些导电凸块231 ;也可藉由该封装材24包覆该些导电凸块231。
[0087]如图2F所示，形成多个电性连接垫25于该氧化金属板20的第二表面20b上，且单一该电性连接垫25接触位于多个该导电部200上，使单一该电性连接垫25电性连接多个该导电部200。
[0088]如图2G所示，形成多个如焊球的导电组件27于该电性连接垫25上，且沿如图2F所示的切割路径S进行切单制程，以制成半导体封装件2。
[0089]于本实施例中，藉由切单制程的设定，使该半导体封装件2包括多个该半导体组件23。于其它实施例中，如图2G’所示，藉由切单制程的设定，该半导体封装件2’也可包括一个该半导体组件23。
[0090]另外，于其它实施例中，也可形成绝缘材26于该第二穿孔202中，且形成该绝缘材26的材质为如聚酰亚胺(Polyimide, PI)的有机材(liquid organic)或其它材质,如氧化石圭(S12)或氮化娃(SiNx)的无机材质。
[0091]本发明的制法中，利用制作方法简单的氧化还原制程制作该氧化金属板20，不仅容易大面积制作，且相较于现有技术，因无需制作导电硅穿孔(即穿孔的制作无需经由图案化制程及蚀刻制程)，所以能大幅降低该半导体封装件2的制作成本与制作时间，使该半导体封装件2的生产量提高及提高制作良率。
[0092]此外，如图3所示，于接续图2G的后续制程中，该半导体封装件2利用该些导电组件27堆栈至如其它半导体组件或封装基板的电子装置3上。
[0093]本发明提供一种半导体封装件2，2’，2”，包括:一承载结构2a、设于该承载结构2a上的至少一半导体组件23、以及封装材24。
[0094]所述的承载结构2a包括:一氧化金属板20、一保护层21、多个导电部200、以及多个电性接触垫22。
[0095]