半导体封装件及其制法
【技术领域】
[0001]本发明关于一种半导体封装件及其制法，特别是指一种具有导电柱的半导体封装件及其制法。
【背景技术】
[0002]目前在半导体封装件中，常以多个导通球(如焊球或凸块)作为电性连接的导电元件，并将封装胶体包覆晶片及该些导通球，且将各该导通球的两端部分别外露于该封装胶体的上下表面，再将增层结构等设置于该封装胶体上，进而透过该些导通球电性连接该晶片至该增层结构。
[0003]图1A至图1G为绘示现有技术的半导体封装件I及其制法的剖视示意图。
[0004]如图1A所示，先提供一具有第一剥离层101的第一承载板10，并设置晶片11与多个导通球12于该第一剥离层101上。该晶片11具有多个焊垫111及相对的主动面Ila与被动面11b，各该导通球12具有宽度W1、及相对的第一端部12a与第二端部12b。
[0005]如图1B所示，形成一具有相对的第一表面13a与第二表面13b的封装胶体13于该第一剥离层101上，以藉由该封装胶体13包覆该晶片11及该些导通球12，并移除部分该导通球12以使其具有长度LI而外露出该第二端部12b。
[0006]如图1C所示，设置第二承载板14于图1B的封装胶体13的第二表面13b上，并将图1B的整体结构上下倒置，再去除该第一剥离层101以移除该第一承载板10。
[0007]如图1D所示，形成增层结构15于该晶片11的主动面Ila与该封装胶体13的第一表面13a上。该增层结构15具有至少一介电层151、多个形成于该介电层151内的导电盲孔152、及至少一形成于该介电层151上的线路层153，且该线路层153具有多个电性接触垫154。
[0008]如图1E所示，形成绝缘保护层16于该增层结构15上，并形成多个凸块底下金属层161于该绝缘保护层16上以电性连接该些电性接触垫154。
[0009]如图1F所示，形成一具有第二剥离层171的第三承载板17于该绝缘保护层16上。
[0010]如图1G所示，将图1F的整体结构上下倒置，并移除该第二承载板14，且去除该第二剥离层171以移除该第三承载板17，再形成多个焊球18于该些凸块底下金属层161上，藉此形成半导体封装件I。
[0011]上述现有技术的缺点在于:该些导通球12的宽度Wl较宽，以致其无法用于具有精细间距(fine pitch)的半导体封装件I上。另外，该半导体封装件I的制程中需使用到第三承载板17，亦会增加承载板的成本。此外，该晶片11容易受到该封装胶体13的冲击、压合或作用力而产生位移。
[0012]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0013]本发明提供一种半导体封装件及其制法，可用于具有精细间距的导电柱的半导体封装件上。
[0014]本发明的半导体封装件，其包括:基底层，其具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部；多个导电柱，其形成于该基底层的第二表面上，各该导电柱具有相对的第一端部与第二端部，且该第二端部远离该基底层的第二表面；半导体元件，其容置于该基底层的容置部内，并具有相对的主动面与被动面，且该主动面外露于该基底层的第一表面；以及封装胶体，其形成于该基底层的第二表面上以包覆该些导电柱及该半导体元件，并具有相对的第三表面与第四表面，且该些导电柱的第二端部外露出该封装胶体的第四表面。
[0015]该基底层可为介电层、绝缘层、中介层、基板或另一封装胶体。该导电柱可为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体，且形成该导电柱的材质可为金、银、铜、锡、镍或其任意组合的合金。
[0016]该半导体封装件可包括晶种层，其形成于该导电柱的第一端部上或该导电柱与该基底层之间。
[0017]本发明另提供一种半导体封装件的制法，其包括:提供一具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部的基底层；形成多个具有相对的第一端部与第二端部的导电柱于该基底层的第二表面上，且该第二端部远离该基底层的第二表面；将具有相对的主动面与被动面的半导体元件容置于该基底层的容置部内，且该主动面外露于该基底层的第一表面；以及形成一具有相对的第三表面与第四表面的封装胶体于该基底层的第二表面上以包覆该些导电柱及该半导体元件，其中，该些导电柱的第二端部并外露出该封装胶体的第四表面。
[0018]形成该些导电柱前，可包括下列步骤:形成该具有该容置部的基底层于一第一承载板上；形成一具有多个贯穿孔的阻层于该基底层的第二表面上及对应该容置部的第一承载板上；填充导电材料于该些贯穿孔内以形成该些导电柱于该基底层的第二表面上；以及移除该阻层以外露出该些导电柱。
[0019]该半导体封装件的制法可包括:形成晶种层于该基底层的第二表面、该容置部的壁面与该第一承载板的第一剥离层上。
[0020]形成该些导电柱前，可包括下列步骤:形成该具有该容置部与多个通孔的基底层于一第一承载板上；形成具有多个贯穿孔的阻层于该基底层的第二表面上及该对应容置部的第一承载板上，其中，该些贯穿孔分别对应该些通孔；填充导电材料于该些通孔与该些贯穿孔内以形成该些导电柱于该第一承载板上，其中，部分该导电柱嵌埋于该基底层的通孔内；以及移除该阻层以外露出该导电柱未嵌埋于该基底层的通孔内的部分。
[0021]该半导体封装件的制法可包括:形成晶种层于该基底层的第二表面、该容置部的壁面、该些通孔的壁面与部分该第一承载板的第一剥离层上。
[0022]该半导体封装件的制法可包括:自该第四表面薄化该封装胶体的厚度以外露出该些导电柱的第二端部。
[0023]该半导体封装件及其制法可包括:形成第一线路层于该封装胶体的第四表面上以电性连接该些导电柱的第二端部，其中，该第一线路层具有多个第一电性接触垫。
[0024]该半导体封装件及其制法可包括:形成第一绝缘保护层于该封装胶体的第四表面上以包覆该第一线路层，其中，该第一绝缘保护层具有多个第一开孔以分别外露出该些第一电性接触垫。
[0025]该半导体封装件的制法可包括:将具有第二剥离层的第二承载板设置于该第一绝缘保护层上，供该第二剥离层包覆该第一绝缘保护层及该些外露于该第一开孔的第一电性接触垫。
[0026]该半导体封装件及其制法可包括:设置半导体装置于该第一绝缘保护层上，且该半导体装置透过多个导电元件分别电性连接该些外露于该第一开孔的第一电性接触垫。
[0027]该半导体封装件及其制法可包括:形成多个通孔于该基底层中，以分别外露出该些导电柱的第一端部。
[0028]该半导体封装件及其制法可包括:形成增层结构于该基底层的第一表面与该半导体元件的主动面上，并电性连接该增层结构至该些导电柱的第一端部及该半导体元件的焊垫，其中，该增层结构具有至少一介电层、多个导电盲孔及至少一第二线路层，且该第二线路层具有多个第二电性接触垫。
[0029]该介电层形成于该基底层的第一表面与该半导体元件的主动面上，最内层的该些导电盲孔分别电性连接该些导电柱的第一端部，且该第二线路层电性连接该些导电盲孔。
[0030]该半导体封装件及其制法可包括:形成第二绝缘保护层于最外层的该介电层与该第二线路层上，其中，该第二绝缘保护层具有多个第二开孔以分别外露出最外层的该些第二电性接触垫。
[0031]该半导体封装件及其制法可包括:将多个凸块底下金属层分别形成于该些外露于该第二开孔的第二电性接触垫上；以及形成多个焊球于该些凸块底下金属层上。
[0032]该基底层可具有多个贯穿该第一表面与该第二表面的通孔，供各该导电柱的一部分嵌埋于该基底层的对应通孔中，且该导电柱的第一端部外露于该基底层的第一表面。
[0033]该半导体封装件的制法可包括:形成粘着层于该半导体元件与该基底层之间的间隙内。
[0034]由上可知，本发明的半导体封装件及其制法中，主要是提供一具有容置部的基底层，并将多个导电柱形成于该基底层上、或将该些导电柱的一部分嵌埋于该基底层的通孔内，且将半导体元件容置于该基底层的容置部内，再以封装胶体包覆该些导电柱及该半导体元件。
[0035]因此，本发明可用于具有精细间距的导电柱的半导体封装件上，加上该半导体封装件的制程中无须使用到第三承载板，故能降低承载板的成本。
[0036]同时，该些导电柱嵌埋于该封装胶体内的长度相对较短，从而减少该些导电柱受到该封装胶体的冲击、压合或作用力而发生受损、弯折或倾斜的情形。
[0037]另外，该半导体元件可直接嵌入该基底层的容置部内，或再以该粘着层固定该半导体元件的位置，进而避免该半导体元件受到该封装胶体的冲击、压合或作用力而产生位移。
[0038]符号说明
[0039]1、2、2’半导体封装件
[0040]10、20第一承载板
[0041]101,201第一剥离层
[0042]11晶片
[0043]I la、25a主动面
[0044]llb>25b被动面
[0045]111,251焊垫
[0046]12导通球
[0047]12a、24a第一端部
[0048]12b、24b第二端部
[0049]13、26封装胶体
[0050]13a、21a第一表面
[0051]13b、21b第二表面
[0052]14、29第二承载板
[0053]15,30增层结构
[0054]151,301介电层
[0055]