电子封装件及其制法
【技术领域】
[0001]本发明涉及一种电子封装件，尤指一种能提升产品可靠度的电子封装件及其制法。
【背景技术】
[0002]随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术亦随之开发出不同的封装型态。为满足半导体装置的高积集度(Integrat1n)、微型化(Miniaturizat1n)以及高电路效能等需求，遂而发展出现行晶圆级芯片尺寸封装(wafer level chip scale package，简称WLCSP)的封装技术。
[0003]图1A至图1E为现有WLCSP的封装件I的制法的剖面示意图。
[0004]如图1A及图1B所示，将一晶圆12’切割成多个半导体组件12，再置放该些半导体组件12于一承载板10的黏着层11上，之后检测各该半导体组件12。该些半导体组件12具有相对的作用面12a与非作用面12b、及邻接该作用面12a与非作用面12b的侧面12c，该作用面12a上具有多个电极垫120，且各该作用面12a黏着于该黏着层11上。
[0005]如图1C所示，形成一封装层13于该黏着层11上，以包覆该半导体组件12。
[0006]如图1D所示，移除该承载板10及黏着层11，以外露该半导体组件12的作用面12a。
[0007]如图1E所示，进行线路重布层(Redistribut1n layer，简称RDL)制程，形成一线路重布结构14于该封装层13与该半导体组件12的作用面12a上，令该线路重布结构14电性连接该半导体组件12的电极垫120。
[0008]接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊锡凸块的导电组件16。
[0009]之后，沿如图1E所示的切割路径S进行切单制程。
[0010]惟，现有封装件I于切单制程后，该半导体组件12的作用面12a的结构强度较低，因而容易于图1A至图1B的制程时产生裂损(Crack)，且于切单制程前已先检测各该半导体组件12，所以无法检出切单制程所造成的裂损，导致该些导电组件16容易发生脱落的问题，以于取放该封装件I至适合位置以进行表面贴焊技术(Surface Mount Technology，简称SMT)时，易使产品的良率不佳。
[0011]因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
【发明内容】
[0012]鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，能避免该些导电组件自该作用面上脱落。
[0013]本发明的电子封装件，包括:电子组件，其具有相对的作用面与非作用面、及邻接该作用面与非作用面的侧面，且该作用面具有多个电极垫；多个导电组件，其设于该些电极垫上；以及封装层，其形成于该电子组件的作用面与侧面上及该导电组件的部分表面上，而未形成于该电子组件的非作用面上。
[0014]本发明还提供一种电子封装件的制法，包括:提供一整版面基板，该整版面基板包含多个电子组件与间隔部，该间隔部位于各该电子组件之间，且该电子组件具有相对的作用面与非作用面，该作用面具有多个电极垫；于对应该电子组件的作用面的一侧，形成沟道于该间隔部上，且该沟道未贯穿该整版面基板；形成封装层于该沟道中与该电子组件的作用面上，且该封装层未覆盖该些电极垫；以及于对应该电子组件的非作用面的一侧，沿该间隔部分离各该电子组件，使该封装层形成于该电子组件的作用面与侧面上，其中，该侧面邻接该作用面与非作用面。
[0015]前述的制法中，沿该间隔部分离各该电子组件的路径的宽度小于该间隔部的宽度。
[0016]前述的制法中，该封装层未形成于该电子组件的非作用面上。
[0017]前述的制法中，还包括形成该封装层之后，先检测该整版面基板，再分离各该电子组件。
[0018]前述的制法中，还包括分离各该电子组件之前，先进行薄化制程以移除该非作用面的部分材质。
[0019]前述的电子封装件及其制法制法中，该封装层的表面齐平该非作用面。
[0020]前述的电子封装件及其制法中，形成该封装层的材质为绝缘材。
[0021]前述的电子封装件及其制法中，该封装层还形成于该电子组件的非作用面上。
[0022]前述的电子封装件及其制法中，还包括形成多个导电组件于该些电极垫上，使该封装层还形成于该导电组件的部分表面上，且该封装层位于该导电组件上的高度为0.01至0.9mm。例如，先形成该封装层，再形成该些导电组件于该些电极垫上；或者，先形成该些导电组件于该些电极垫上，再以软性绝缘层包覆该些导电组件，之后形成该封装层，最后，移除该软性绝缘层。
[0023]前述的电子封装件及其制法中，该电子组件为主动组件、被动组件或其组合者。
[0024]前述的电子封装件及其制法中，还包括于分离各该电子组件之后，该电子组件以其作用面结合至一电子装置上。
[0025]由上可知，本发明的电子封装件及其制法，主要藉由先形成未贯穿该间隔部的沟道，再形成封装层于该沟道中与该电子组件的作用面上，使该封装层形成于该电子组件的作用面与侧面上，以提升该电子组件的结构强度，所以相较于现有技术，于切单制程时，该电子组件的作用面的结构强度较强，因而不会产生裂损。
[0026]此外，藉由先检测该整版面基板，以确认形成该沟道时所造成的裂损状况，再进行切单，以淘汰不良电子封装件，所以于进行表面贴焊制程时，能提升产品的良率。
【附图说明】
[0027]图1A至图1E为现有WLCSP的封装件的制法的剖视示意图；以及
[0028]图2A至图2F为本发明的电子封装件的制法的剖视示意图；其中，图2A’、图2C’与图2F”为图2A、图2C与图2F的另一方法；其中，图2F’为图2F(含电路板)的下视图。
[0029]主要组件符号说明
[0030]I封装件
[0031]10承载板
[0032]11黏着层
[0033]12’晶圆
[0034]12半导体组件
[0035]12a、22a作用面
[0036]12b、22b非作用面
[0037]12c、22c侧面
[0038]120、220电极垫
[0039]13、25封装层
[0040]14线路重布结构
[0041]15、221绝缘保护层
[0042]16^23导电组件
[0043]2电子封装件
[0044]20整版面基板
[0045]21间隔部
[0046]22电子组件
[0047]24沟道
[0048]25a表面
[0049]26软性绝缘层
[0050]8电路板
[0051]A、B高度
[0052]d厚度
[0053]S切割路径
[0054]L、W宽度
[0055]Y箭头。
【具体实施方式】
[0056]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0057]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0058]图2A至图2F为本发明的电子封装件2的制法的剖视示意图。
[0059]如图2A所示，提供一整版面基板20，该整版面基板20包含多个电子组件22与间隔部21，且该间隔部21结合于各该电子组件22之间。
[0060]于本实施例中，该电子组件22具有作用面22a与相对该作用面22a的非作用面22b，该作用面22a上具有多个电极垫220，并形成一绝缘保护层221于该作用面22a与该些电极垫220上，且该绝缘保护层221外露该些电极垫220。
[0061]此外，该电子组件22为主动组件、被动组件或其组合者，且该主动组件例如为半导体芯片，而该被动组件例如为电阻、电容及电感。于此，该整版面基板20为晶圆，且该电子组件22为主动组件。
[0062]又，该电子组件22已完成线路重布层(Redistribut1n layer，简称RDL，图略)制程，该线路重布结构的最外侧设有该些电极垫220。
[0063]如图2B所示，于对应该电子组件22的作用面22a的一侧(即自该作用面22a上方)，以激光切割方式形成一沟道24于单一该间隔部21上，使各该电子组件22形成有侧面22c，且该侧面22c相邻该作用面22a，其中，该沟道24并未贯穿该间隔部21。
[0064]于本实施例中，移除部分该间隔部21，使该间隔部21的保留厚度d为20 μ m，以形成该沟道24，且该沟道24的宽度L(或该间隔部21的宽度)