电子封装结构的制作方法
【专利摘要】一种电子封装结构，包括：一绝缘层、一埋设于该绝缘层中且具有外露于该绝缘层的感应区的电子元件、以及设于该绝缘层上并电性连接该电子元件的一第一线路层，藉以降低整体结构封装的厚度。
【专利说明】
电子封装结构
技术领域
[0001]本发明涉及一种电子封装结构，尤指一种能薄型化的电子封装结构。
【背景技术】
[0002]随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。
[0003]目前应用于感测器元件或相机镜头的电子元件大都仍采用打线(Wirebonding)封装型式、或晶片直接板上封装(Chip On Board，简称COB)型式。
[0004]如图1A所示，现有打线型封装结构I包括:一基板10、一电子元件13以及一封装胶体18。
[0005]所述的基板10于上、下侧设有第一线路层11与第二线路层12，且通过形成于其中的通孔或盲孔型导电体14电性连接该第一与第二线路层11，12，并于上、下侧形成第一绝缘保护层16与第二绝缘保护层17，以令部分该第一与第二线路层11，12外露于该第一与第二绝缘保护层16，17，且令多个导电元件15形成于该第二线路层12上。
[0006]所述的电子元件13为感测器元件，其形成于该基板10上侧并通过多个金线130电性连接该第一线路层11，且该电子元件13的上表面具有一感应区131以作为指纹辨识之用。
[0007]所述的封装胶体18形成于该基板10上侧并包覆该电子元件13与多个金线130。
[0008]于现有打线型封装结构I中，该封装胶体18覆盖该感应区131上的有效感应的厚度d需极薄(否则无法感测)，因而需极高的精度。
[0009]然而，该金线130具有一定的拉高线弧，且模封制程需具有足够高度以使该封装胶体18均匀覆盖该电子元件13，导致难以控制该封装胶体18的极薄厚度，以致于该打线型封装结构I无法达到薄化的需求。
[0010]图1B为现有COB型封装结构I’的剖面示意图。如图1B所示，该COB型封装结构I’包括:一基板10’、一相机镜头的IC电子元件13、一透光件19以及一封装胶体18，且该基板10’可参考图1A所示的构造。
[0011]所述的电子元件13形成于该基板10’上侧并通过多个金线130电性连接该基板10’，且该电子元件13的上表面具有一感应区131以作为光感应之用。
[0012]所述的透光件19通过多个支撑件190形成于该电子元件13的上表面并遮盖该感应区131。
[0013]所述的封装胶体18为非透光材，其形成于该基板10上侧并包覆该透光件19、电子元件13与多个金线130，且该透光件19的上表面外露于该封装胶体18。
[0014]于现有COB型封装结构I’中，相机镜头需薄型化。惟，该电子元件13需粘贴于该基板10’上，且该透光件19需通过多个支撑件190设于该电子元件13上，使得该COB型封装结构I’的整体厚度不易薄型化。
[0015]为了解决上述问题，遂有应用半导体的娃穿孔(Through Silicon Via，简称TSV)技术进行封装。如图1C所示，现有光感应封装结构I”包括:一硅基板10”以及一透光件19，。
[0016]所述的硅基板10”于上、下侧设有第一线路层11与第二线路层12，且通过形成于其中的导电硅穿孔100电性连接该第一线路层11与第二线路层12，并于上侧形成感应区131，而下侧形成绝缘保护层17’，以令部分该第二线路层12外露于该绝缘保护层17’，且令多个导电元件15形成于该第二线路层12的外露表面上。
[0017]所述的透光件19’通过粘着层190’形成于该硅基板10”上侧并遮盖该感应区131。
[0018]然而，现有光感应封装结构I”中，因制作导电硅穿孔100的成本昂贵、整合难度高、技术难度高，尤其是应用于感测器元件或相机镜头的电子元件均为高成本。
[0019]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
【发明内容】
[0020]鉴于上述现有技术的种种缺失，本发明为提供一种电子封装结构，藉以降低整体结构的厚度。
[0021]本发明的电子封装结构包括:一绝缘层，其具有相对的第一表面与第二表面；一电子元件，其埋设于该绝缘层中，且具有外露于该绝缘层的第一表面的至少一感应区及多个电极垫；以及一第一线路层，其设于该绝缘层的第一表面上并接触所述多个电极垫以电性连接该电子元件，且该第一线路层未遮盖该感应区。
[0022]前述的电子封装结构中，还包括一第二线路层，其结合于该绝缘层的第二表面并电性连接该第一线路层。又包括一绝缘保护层，其设于该绝缘层的第二表面与该第二线路层上，例如该绝缘保护层外露部分该第二线路层。或者，该第二线路层可接触或未接触该电子元件。
[0023]前述的电子封装结构中，还包括一绝缘保护层，其设于该绝缘层的第一表面与该第一线路层上，且该绝缘保护层未遮盖该感应区，例如该绝缘保护层外露部分该第一线路层。
[0024]本发明另提供一种电子封装结构，其包括:一绝缘层，其具有相对的第一表面与第二表面；一电子元件，其埋设于该绝缘层中，且具有外露于该绝缘层的第一表面的至少一感应区及多个电极垫；一第一线路层，其设于该绝缘层的第一表面上并接触所述多个电极垫以电性连接该电子元件，且该第一线路层未遮盖该感应区；以及一绝缘保护层，其遮盖该感应区。
[0025]前述的电子封装结构中，还包括一第二线路层，其结合于该绝缘层的第二表面并电性连接该第一线路层。又包括另一绝缘保护层，其设于该绝缘层的第二表面与该第二线路层上。该另一绝缘保护层外露部分该第二线路层。或者，该第二线路层可接触或未接触该电子元件。
[0026]前述的电子封装结构中，该绝缘保护层还设于该绝缘层的第一表面与该第一线路层上，例如该绝缘保护层外露部分该第一线路层。
[0027]前述的两种电子封装结构中，还包括多个导电柱体，其埋设于该绝缘层中并电性连接该第一线路层与该第二线路层。
[0028]前述的两种电子封装结构中，还包括设于该绝缘层的第二表面上的多个导电元件。
[0029]前述的两种电子封装结构中，还包括一线路增层结构，其设于该绝缘层的第二表面上并电性连接该第一线路层。
[0030]前述的两种电子封装结构中，还包括一透光件，其遮盖于该电子元件的感应区上。
[0031]由上可知，本发明的电子封装结构，主要通过将该电子元件嵌埋于该绝缘层中，且该第一线路层电性连接该电子元件，所以于制作时，无需考量现有打线的线弧或封装胶体的厚度，因而容易控制该绝缘层的厚度，以达到更好均匀性及更薄的厚度。
【附图说明】
[0032]图1A为现有打线型封装结构的剖面示意图；
[0033]图1B为现有COB型封装结构的剖面示意图；
[0034]图1C为现有光感应封装结构的剖面示意图；
[0035]图2A至图2E为本发明的电子封装结构的第一实施例的各种实施例的剖视示意图；其中，图2A’及图2B’为图2A及图2B的另一方式；
[0036]图3A至图3C为本发明的电子封装结构的第二实施例的各种实施例的剖视示意图；其中，图3A’及图3B’为图3A及图3B的另一方式；以及
[0037]图4A及图4B为本发明的电子封装结构的第三实施例的各种实施例的剖视示意图。
[0038]其中，附图标记说明如下:
[0039]I打线型封装结构
[0040]I’COB型封装结构
[0041]I”光感应封装结构
[0042]10，10’ 基板
[0043]10” 硅基板
[0044]100导电硅穿孔
[0045]11,21 第一线路层
[0046]12，22 第二线路层
[0047]13，23 电子元件
[0048]130金线
[0049]131，231 感应区
[0050]14通孔或盲孔型导电体
[0051]15,25导电元件
[0052]16，26，26’第一绝缘保护层
[0053]17，27第二绝缘保护层
[0054]17’绝缘保护层
[0055]18封装胶体
[0056]19，19’，40透光件
[0057]190支撑件
[0058]190’粘着层
[0059]2a_2e, 3a_3c, 4a_4b 电子封装结构
[0060]20第一绝缘层[0061 ]20a第一表面
[0062]20b第二表面
[0063]200第二绝缘层
[0064]23a作用面
[0065]23b非作用面
[0066]230电极垫
[0067]24，302导电柱体
[0068]260第一开孔
[0069]270第二开孔
[0070]30线路增层结构
[0071]300介电层
[0072]301线路层
[0073]d厚度。
【具体实施方式】
[0074]以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0075]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0076]图2A至图2E为本发明的电子封装结构2a_2e的第一实施例的各种实施例的剖视示意图。本实施例的电子封装结构2a_2e可应用于例如指纹辨识或影像传感器的产品等。
[0077]如图2A所示，该电子封装结构2a包括:一第一绝缘层20、一第二绝缘层200、一电子元件23、一导电柱体24以及一第一线路层21和一第二线路层22。
[0078]所述的第一绝缘层20具有相对的第一表面20a与第二表面20b。于本实施例中，该第一绝缘层20为例如铸模化合物(molding compound)、介电材料(dielectricmaterial)、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂，且于该第一绝缘层20的第一表面20a上可依需求形成一材质相同或不同于该第一绝缘层20的第二绝缘层200。另外，该第一绝缘层20与该第二绝缘层200可同时形成。
[0079]所述的电子元件23埋设于该第一绝缘层20中。于本实施例中，该电子元件23为感测器元件，例如半导体晶片结构，其具有一作用面23a与相对该作用面23a的非作用面23b，该作用面23a上具有一如光感区或指纹感应的感应区231与多个电极垫230，以令该感应区231与多个电极垫230外露于该第一绝缘层20的第一表面20a。
[0080]因该电子元件23嵌埋于该第一绝缘层20中，所以于制作时，无需制作现有封装胶体，因而能降低整体结构的厚度。
[0081]所述的第一线路层21设于该第一绝缘层20的第一表面20a上并接触多个电极垫230以电性连接该电子元件23，且该第一线路层21未遮盖该感应区231。于本实施例中，是以图案化制程的电镀、沉积或蚀刻方式形成如铜材的第一线路层21。
[0082]于本实施例中，所述的电子封装结构2a还包括一第二线路层22，其结合于该第一绝缘层20的第二表面20b。例如，该第二线路层22自该第二表面20b嵌埋于该第一绝缘层20中，其中，该第二线路层22的表面可齐平或略低于该第一绝缘层20的第二表面20b ;或者，该第二线路层22也可设于该第一绝缘层20的第二表面20b之上。
[0083]此外，是以图案化制程的电镀、沉积或蚀刻方式形成如铜材的第二线路层22。
[0084]又，部分该第二线路层22可还接触该电子元件23的非作用面23b，以供该电子元件23散热。
[0085]另外，所述的电子封装结构2a还包括多个导电柱体24，其埋设于该第一绝缘层20中并电性连接该第一线路层21，使该第二线路层22通过多个导电柱体24电性连接该第一线路层21，但该第一线路层21并未电性导通至该电子元件23的非作用面23b。
[0086]于另一实施例中，如图2A’所示，该第二线路层22并未接触该电子元件23的非作用面23b，也就是该第二线路层22与该电子元件23的非作用面23b之间具有该第一绝缘层20，且该第一线路层21、多个导电柱体24与该第二线路层22的导电路径延伸至该电子元件23的非作用面23b下方。
[0087]因以该第一线路层21直接电性连接该电子元件23，所以无需以打线方式电性连接该电子元件23与该第一线路层21，因而有利于降低整体结构的厚度。
[0088]如图2B所示，其为对应图2A的结构，所述的电子封装结构2b还包括设于该第一绝缘层20的第二表面20b上的多个导电元件25。具体地，多个导电元件25设于该第二线路层22上以电性连接该第二线路层22。
[0089]于本实施例中，多个导电元件25为各种实施例，如焊球、焊锡凸块、铜凸块等，并无特别限制。
[0090]于另一方式中，如图2B’所示，其为对应图2A’的结构，该第二线路层22并未接触该电子元件23的非作用面23b，也就是该第二线路层22与该电子元件23的非作用面23b之间具有该第一绝缘层20。
[0091]如图2C所示，其为对应图2B的结构，所述的电子封装结构2c还包括一第一绝缘保护层26’，其设于该第一绝缘层20的第一表面20a与该第一线路层21上，且该第一绝缘保护层26’未遮盖该感应区231。例如，该第一绝缘保护层26’为介电材料。
[0092]此外，该电子封装结构2c也可不形成该第二线路层22，使多个导电元件25可直接接触地设于该导电柱体24上。
[0093]如图2D所示的电子封装结构2d，为依图2B及图2C的另一实施例，该第一绝缘保护层26为介电层或防焊层(solder mask)，且该第一绝缘保护层26外露部分该第一线路层
21。例如，该第一绝缘保护层26具有多个第一开孔260，以令部分该第一线路层21外露于各该第一开孔260 ;或者(未图示)，可令该第一绝缘保护层的表面齐平该第一线路层的表面，使该第一绝缘保护层外露该第一线路层的顶面。
[0094]又，所述的电子封装结构2d还包括一第二绝缘保护层27，其设于该第一绝缘层20的第二表面20b与该第二线路层22上。例如，该第二绝缘保护层27为介电层或防焊层(solder mask)。
[0095]另外，该第二绝缘保护层27外露部分该第二线路层22，以供结合多个导电元件
25。例如，该第二绝缘保护层27具有多个第二开孔270，以令部分该第二线路层22外露于各该第二开孔270 ;或者(未图示)，可令该第二绝缘保护层的表面齐平该第二线路层的表面，使该第二绝缘保护层外露该第二线路层的顶面，以结合多个导电元件。
[0096]如图2E所示的电子封装结构2e，依图2C及图2D的另一实施例，该第一绝缘保护层26’遮盖该感应区231，以密封该感应区231。
[0097]图3A至图3C为本发明的电子封装结构3a_3c的第二实施例的各种实施例的剖视示意图。本实施例与第一实施例的差异在于多层线路的设计，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
[0098]如图3A及图3A’所示，其为对应图2A及图2A’的结构，该电子封装结构3a还包括一线路增层结构30，其设于该第一绝缘层20的第二表面20b上并通过该第二线路层22与多个导电柱体24电性连接至该第一线路层21。
[0099]于本实施例中，该线路增层结构30具有至少一介电层300及设于该介电层300上的线路层301，且该线路层301通过设于该介电层300中的导电柱体302电性连接该第二线路层22。
[0100]此外，该线路层301外露于该介电层300，以供结合多个导电元件25。
[0101]如图3B及图3B’所示，其为对应图2B及图2B’所示的结构，该电子封装结构3b可依照图2C或图2D的构造的任一技术特征作变化。举例而言，依图2C的其中一技术特征，将如介电层或防焊层的第一绝缘保护层26设于该第一绝缘层20的第一表面20a与该第一线路层21上，且该第一绝缘保护层26未遮盖该感应区231。
[0102]如图3C所示的电子封装结构3c，其为对应图2E所示的结构，即如介电材的第一绝缘保护层26’遮盖该感应区231。
[0103]图4A及图4B为本发明的电子封装结构4a，4b的第三实施例的各种实施例的剖视示意图。本实施例与上述两实施例的差异在于本实施例的电子封装结构4a，4b应用于相机镜头，例如新增透光件40的设计，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
[0104]如图4A及图4B所示，以图2D及图3B为例，该电子封装结构4a，4b还包括一透光件40，例如镜片或玻璃，其遮盖于该电子元件23的感应区231上。例如，该透光件40粘贴于该第一绝缘保护层26上，而无需制作现有支撑件，所以能降低整体结构的厚度。
[0105]于本实施例中，如图4A所示的电子封装结构4a，该第一绝缘保护层26的表面为齐平该第一线路层21的表面。
[0106]或者，如图4B所示的电子封装结构4b，该第一绝缘保护层26为包覆该第一线路层
21ο
[0107]综上所述，本发明的电子封装结构2a_2e，3a_3c，4a_4b主要通过将该电子元件23嵌埋于该第一绝缘层20中，且该第一线路层21电性连接该电子元件23，所以于制作时，无需考量打线的线弧或封装胶体的厚度，因而容易控制该第一绝缘层20的厚度，以达到更好均匀性及更薄的厚度。
[0108]此外，因采用非半导体制程加工，所以能降低制作成本。
[0109]又，该电子封装结构2a_2e，3a_3c，4a_4b易于随产品需求而调整结构及设计，所以其设计弹性佳。
[0110]另外，上述实施例适用于平面网格阵列封装(Land Grid Array，简称LGA)或球栅阵列封装(Ball Grid Array，简称 BGA)。
[0111]上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种电子封装结构，其特征在于，该电子封装结构包括: 一绝缘层，其具有相对的第一表面与第二表面； 一电子元件，其埋设于该绝缘层中，且具有外露于该绝缘层的第一表面的至少一感应区及多个电极垫；以及 一第一线路层，其设于该绝缘层的第一表面上并接触所述多个电极垫以电性连接该电子元件，且该第一线路层未遮盖该感应区。2.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括一第二线路层，其结合于该绝缘层的第二表面并电性连接该第一线路层。3.根据权利要求2所述的电子封装结构，其特征在于，该电子封装结构还包括一绝缘保护层，其设于该绝缘层的第二表面与该第二线路层上。4.根据权利要求3所述的电子封装结构，其特征在于，该绝缘保护层外露部分该第二线路层。5.根据权利要求2所述的电子封装结构，其特征在于，该第二线路层接触该电子元件。6.根据权利要求2所述的电子封装结构，其特征在于，该第二线路层未接触该电子元件。7.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括多个导电柱体，其埋设于该绝缘层中并电性连接该第一线路层。8.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括设于该绝缘层的第二表面上的多个导电元件。9.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括一绝缘保护层，其设于该绝缘层的第一表面与该第一线路层上，且该绝缘保护层未遮盖该感应区。10.根据权利要求9所述的电子封装结构，其特征在于，该绝缘保护层外露部分该第一线路层。11.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括一线路增层结构，其设于该绝缘层的第二表面上并电性连接该第一线路层。12.根据权利要求1所述的电子封装结构，其特征在于，该电子封装结构还包括一透光件，其遮盖于该电子元件的感应区上。13.一种电子封装结构，其特征在于，该电子封装结构包括: 一绝缘层，其具有相对的第一表面与第二表面； 一电子元件，其埋设于该绝缘层中，且具有外露于该绝缘层的第一表面的至少一感应区及多个电极垫； 一第一线路层，其设于该绝缘层的第一表面上并接触所述多个电极垫以电性连接该电子元件，且该第一线路层未遮盖该感应区；以及 一绝缘保护层，其遮盖该感应区。14.根据权利要求13所述的电子封装结构，其特征在于，该电子封装结构还包括一第二线路层，其结合于该绝缘层的第二表面并电性连接该第一线路层。15.根据权利要求14所述的电子封装结构，其特征在于，该电子封装结构还包括另一绝缘保护层，其设于该绝缘层的第二表面与该第二线路层上。16.根据权利要求15所述的电子封装结构，其特征在于，该另一绝缘保护层外露部分该第二线路层。17.根据权利要求14所述的电子封装结构，其特征在于，该第二线路层接触该电子元件。18.根据权利要求14所述的电子封装结构，其特征在于，该第二线路层未接触该电子元件。19.根据权利要求13所述的电子封装结构，其特征在于，该电子封装结构还包括多个导电柱体，其埋设于该绝缘层中并电性连接该第一线路层。20.根据权利要求13所述的电子封装结构，其特征在于，该电子封装结构还包括设于该绝缘层的第二表面上的多个导电元件。21.根据权利要求13所述的电子封装结构，其特征在于，该绝缘保护层还设于该绝缘层的第一表面与该第一线路层上。22.根据权利要求21所述的电子封装结构，其特征在于，该绝缘保护层外露部分该第一线路层。23.根据权利要求13所述的电子封装结构，其特征在于，该电子封装结构还包括一线路增层结构，其设于该绝缘层的第二表面上并电性连接该第一线路层。24.根据权利要求13所述的电子封装结构，其特征在于，该电子封装结构还包括一透光件，其遮盖于该电子元件的感应区上。
【文档编号】H01L23/12GK105845635SQ201510022806
【公开日】2016年8月10日
【申请日】2015年1月16日
【发明人】胡竹青, 许诗滨
【申请人】恒劲科技股份有限公司