专利名称：电子元件的封装结构的制作方法
技术领域：
本发明涉及一种封装结构，且特别涉及一种内埋式的电子元件封装结构。
背景技术：
随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，集成电路芯片所呈现的功能越强，而针对消费性电子产品，搭配的无源元件数量亦随之遽增。再者，在电子产品强调轻薄短小之际，如何在有限的封装空间中容纳数目庞大的电子元件，已成为电子封装业者急待解决与克服的技术瓶颈。为了解决此一问题，封装技术逐渐走向单封装系统(System inPackage，SIP)的系统整合阶段，特别是多芯片模组(Multi-Chip Module，MCM)的封装。而其中，埋藏式有源、无源元件技术(embedded technology)与表面积层技术(build up)成为关键技术。通过元件的内埋化，可使封装体积大幅度缩小，能放入更多高功能性元件，而表面积层技术则可以提高线路密度、缩小元件厚度，由此提高产品整体的封装密度。
然而以表面积层技术为主的内埋电子元件封装方式，每经过一层积层工艺都很容易造成成品率下降；朝向高脚数芯片发展时，越多层的积层会造成越低的生产成品率与产量。因此，为了提高成品率与产量、减少工艺复杂性，也有采用多层线路电路板直接压合的方法。比如美国专利第6,828,221号，即是采用多层电路板一次压合的工艺。但由于压合过程中压力过大，一般不会用来压合芯片。但也有人提出，压合多层线路电路板与芯片前，多做一层线路重布局的结构，以避免芯片直接受压，如美国专利第6,759,270号。另外，美国专利第6,469,374号，采用芯片先上基板再进行多层压合的动作，而避开芯片直接受压。但是，这些方案均有压合应力过大而可能导致芯片破裂的问题。
发明内容
本发明的目的就是在提供一种内埋式的电子元件封装结构，其应用复合凸块以分散压合应力，以避免芯片或电子元件破损，以提升成品率与产量。
本发明的再一目的是提供一种内埋式的电子元件封装结构，透过导电凸块与胶膜层，可直接压合多层电路板、基板与电子元件或芯片，降低工艺复杂度，并减低制造成本。
本发明提出一种电子元件封装结构，至少包括基板、至少一电子元件、多层线路电路板与胶膜层。电子元件承载于基板上且具有至少一电极；至少一复合凸块结构，设置于电极上，多层电路板具有至少一接点，而该接点的位置对应于该电极的位置。胶膜层位于基板、电子元件与多层电路板之间，而电子元件通过复合凸块结构与胶膜层而与多层线路电路板压合，使该电极与该接点电性相连，而电子元件位于多层线路电路板与基板之间并内埋于封装结构之中。
本发明提出一种电子元件封装结构，至少包括多个电路板，而每一电路板具有至少一接点，多个电子元件，其中每一电路板上承载有至少一电子元件且该电子元件具至少一电极，而该电极的位置对应于其相邻上方的另一电路板的该接点的位置，其中该电极与其上方的另一电路板的该接点之间设置至少一复合凸块结构；与至少一胶膜层，位于该电子元件与其上方的另一电路板之间。而该电子元件通过该复合凸块结构与该胶膜层而与其上方的另一电路板压合，使该电子元件的该电极与其上方另一电路板的该接点电性相连，而该电子元件位于两电路板之间。
而复合凸块结构包括具弹性的聚合材料块与包覆该聚合材料块的金属外膜。依照本发明的优选实施例所述，还可包括形成于该电极与该复合凸块结构之间的金属垫层。
依照本发明的优选实施例所述，其中该电极上具有多个复合凸块结构，而使该电极与该接点通过这些复合凸块结构而电性相连。
依照本发明的优选实施例所述，还包括至少一挡块，且该挡块位于该电子元件与该多层线路电路板之间。该挡块的材料为聚合物材料。
依照本发明的优选实施例所述，还包括至少一垫块，该垫块设置于该基板上与该电子元件旁，且位于该基板与该多层线路电路板之间。该垫块的材料为聚合物材料或金属材料。
依照本发明的优选实施例所述，该基板是硬质基板或软质基板。
依照本发明的优选实施例所述，还包括将该电子元件封住的至少一封胶体，与位于该基板与该多层线路电路板之间以及该电子元件旁的至少一支撑块。该支撑块的材料为金属材料。
依照本发明的优选实施例所述，其中该电子元件为芯片、有源元件或无源元件。而胶膜层是各向异性导电膜(ACF)或各向异性导电膏(ACP)，或是非导电粘着膜(NCF)或非导电粘着膏(NCP)。
本发明的封装结构中应用复合凸块以分散压合应力，故可达到较佳同平面性并避免芯片或电子元件受压过度破损，而得以提升成品率与产量。
而且，本发明中因使用胶膜层来粘合固定封装结构，不但免于使用容易有溢流等问题的底填胶，更可进一步应用于间距较密的封装结构。
此外，封装结构更因应用凸块与胶膜层，而可直接压合电路板、基板与电子元件或芯片而完成，故工艺简单且制造成本较低。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1A绘示为依照本发明第一优选实施例的一种电子元件封装结构的各组件在压合前的剖面示意图。
图1B绘示为压合后依照本发明第一优选实施例的一种电子元件封装结构的剖面示意图。
图2绘示为依照本发明第二优选实施例的一种电子元件封装结构的剖面示意图。
图3绘示为依照本发明第三优选实施例的一种电子元件封装结构的剖面示意图。
图4绘示为依照本发明第四优选实施例的一种电子元件封装结构的剖面示意图。
图5绘示为依照本发明第五优选实施例的一种电子元件封装结构的剖面示意图。
图6绘示为依照本发明第六优选实施例的一种电子元件封装结构的剖面示意图。
附图标记说明100、600封装结构102基板104、604电路板106、606胶膜层105、605接点/电极110、610电子元件112、612电极/接触垫120、220、620凸块结构330挡块440垫块540封胶体550支撑块607无源元件具体实施方式
本发明主要是提供一种电子元件封装结构，电子元件或芯片可内埋式包封于封装结构中。该封装结构通过导电凸块与胶膜层，直接或分次压合多层电路板、基板与电子元件或芯片而完成。
图1A为依照本发明第一优选实施例的一种电子元件封装结构的各组件于压合前的剖面示意图。图1B为图1A的各组件在压合后所得电子元件封装结构的剖面示意图。
如图1A-1B所示，电子元件封装结构100至少包括基板102、电路板104、胶膜层106与至少一电子元件110。电子元件110位于基板102上。基板102例如是硬质基板或软质基板。该电子元件例如是芯片、有源元件或无源元件。电子元件110上具有至少一电极或接触垫(电极/接触垫)112。且电子元件110上还具有形成于电极/接触垫112上的导电凸块结构120。电路板104例如是具有与金属连线图案的贯穿孔的多层线路电路板如多层印刷电路板(PCB)，或是至少具有一层线路的电路板。而电路板104上具有至少一接点/电极105，其位置对应于电子元件110上电极/接触垫112的位置。
而电子元件110通过位于电极/接触垫112上的导电凸块结构120与胶膜层106而与多层线路电路板104压合，使电子元件110位于多层线路电路板104与基板102之间，并内埋于多层线路电路板104之中。
该胶膜层106可是各向异性导电膜(ACF)或各向异性导电膏(ACP)。各向异性导电膜(ACF)或各向异性导电膏(ACP)主要由粘接剂(adhesive)与导电粒子组成，而粘接剂的组成主要包括树脂粘着剂。当进行压合的时候，电子元件或芯片的电极/接触垫112上的凸块结构120与电路板104的接点/电极105通过各向异性导电膜(ACF)或各向异性导电膏(ACP)中导电粒子接触，而达到电性连接。当使用各向异性导电膜(ACF)或各向异性导电膏(ACP)时，由于其中导电粒子的粒径分布和分布均匀性亦会对异向导电特性有所影响。常见的粒径范围在3～5μm之间，因太大的导电粒子会容易造成相邻电极导电粒子接触而短路的情形。
一般而言，当电子元件或芯片上的电极/接触垫112的间距较密时，例如接点间距小于40μm时，该胶膜层106可考虑使用非导电粘着膜(NCF)或非导电粘着膏(NCP)。当进行压合的时候，电子元件或芯片的电极/接触垫112上的凸块结构120与电路板104的接点/电极105，因压力而穿透非导电粘着膜(NCF)或非导电粘着膏(NCP)，而直接接触达到电性连接。
此实施例中，该胶膜层106的厚度约介于10～50μm之间，若使用各向异性导电膜(ACF)或各向异性导电膏(ACP)时，胶膜层106的厚度约介于30～50μm之间，而若使用非导电粘着膜(NCF)或非导电粘着膏(NCP)时，胶膜层106的厚度约介于20～30μm之间。
依照本发明的内容，如图1A所示，凸块结构120是复合凸块结构，其由金属外膜120b包覆弹性的聚合材料块120a而构成；而凸块结构120可直接形成于电子元件或芯片的电极/接触垫112上，或可于凸块结构120与电极/接触垫112之间再形成金属垫层121，视凸块结构形状与工艺所需而定。由于凸块结构120的中心为弹性的聚合材料块，故具有相当高形变量，而可应因压合时上下应力而形变，故可提供缓冲效果，而避免电子元件或芯片的破损。而具相当高形变量的复合凸块结构的各种结构形状、材料或尺寸的变化与详细内容描述可参考美国专利第6,084,301号的内容，而本发明的保护范围亦包括该参考文献内所提及的细节与可行的变化等。
图2绘示为依照本发明第二优选实施例的一种电子元件封装结构的剖面示意图。
如图2所示，其大致结构与图1B相同，而相似部份则沿用相同的标号，但其中主要差异点在于电子元件或芯片的电极/接触垫112上的凸块结构220，以多对一的方式与电路板104的接点/电极105达到电性连接。而凸块结构220与接点/电极105的对应比例可以是2∶1或4∶1，或视设计要求而定。
图3绘示为依照本发明第三优选实施例的一种电子元件封装结构的剖面示意图。
如图3所示，其大致结构与图1B相同，而相似部份则沿用相同的标号，但其中主要差异点在于封装结构中还包括使用设置于凸块结构120之间的至少一挡块330，其厚度约与凸块结构120相当，以帮助阻挡下压过当，而避免导致电子元件或芯片受损。挡块330的材料例如可为弹性的聚合物材料。较佳情况是，当所使用的电子元件或芯片110的厚度较薄时，可考虑配合使用档块330。
图4绘示为依照本发明第四优选实施例的一种电子元件封装结构的剖面示意图。
如图4所示，其大致结构与图1B相同，而相似部份则沿用相同的标号，但其中主要差异点在于封装结构中还包括使用设置于电子元件或芯片110的旁边的至少一垫块440，以帮助阻挡下压过当，而避免导致电子元件或芯片受损。较佳情况是，当所使用的电子元件或芯片110的厚度较厚时，因压合后胶膜层106不足以完全填满基板102与电路板104之间的空间，故可考虑配合使用具一相当厚度的垫块440。垫块440的材料例如可为金属或弹性的聚合物材料。
图5绘示为依照本发明第五优选实施例的一种电子元件封装结构的剖面示意图。
如图5所示，其大致结构与图1B相同，而相似部份则沿用相同的标号，但其中主要差异点在于封装结构中还包括使用封胶体540将电子元件或芯片110封住，并在电子元件或芯片110的旁边设置至少一支撑块550。一般而言，当所使用的基板102是软质基板时，会采用此结构。支撑块550的材料例如可为金属。
而这些上述结构还可应用于多芯片模组封装或包括多芯片与多种无源元件的封装结构。图6绘示为依照本发明第六优选实施例的一种电子元件封装结构的剖面示意图。
如图6所示，电子元件封装结构600至少包括多个电路板604、胶膜层606、至少一无源元件607与多个芯片610。每层电路板604上均设置有至少一芯片610与/或无源元件607。芯片610上具有至少一电极612，而其上还具有形成于该电极612上的导电凸块结构620。电路板604例如是单层具有与金属连线图案的贯穿孔的电路板。而电路板604上具有至少一接点/电极605，其位置对应于芯片610上电极612的位置。此种封装结构可应用多次压合或单次同时压合而得。
综上所述，本发明的电子元件封装结构中，电子元件或芯片是被内埋式包封于封装结构中，故可减少封装体积。该封装结构应用复合凸块以分散压合应力，可避免芯片或电子元件破损，而得以提升成品率与产量。且因使用胶膜层来粘合固定封装结构，而免于使用容易有溢流等问题的底填胶。封装结构更因应用凸块与胶膜层，而可直接压合电路板、基板与电子元件或芯片而完成，故工艺简单且制造成本较低。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种电子元件封装结构，至少包括基板；至少一电子元件，所述电子元件承载于所述基板上且所述电子元件具有至少一电极；至少一复合凸块结构，设置于所述电极上，而所述复合凸块结构包括弹性的聚合材料块与包覆所述聚合材料块的金属外膜；多层线路电路板，位于所述电子元件与所述复合凸块结构上方，而所述多层电路板具有至少一接点，而所述接点的位置对应于所述电极的位置；与胶膜层，位于所述基板、所述电子元件与所述多层电路板之间，而所述电子元件通过所述复合凸块结构与所述胶膜层而与所述多层线路电路板压合，使所述电极与所述接点电性相连，而所述电子元件位于所述多层线路电路板与所述基板之间并内埋于封装结构之中。
2.如权利要求1所述的电子元件封装结构，其中所述电极上具有多个复合凸块结构，而使所述电极与所述接点通过所述些复合凸块结构而电性相连。
3.如权利要求1所述的电子元件封装结构，其中还包括至少一挡块，所述挡块设置于所述电子元件上与所述复合凸块结构旁，且位于所述电子元件与所述多层线路电路板之间。
4.如权利要求3所述的电子元件封装结构，其中所述挡块的材料为聚合物材料。
5.如权利要求1所述的电子元件封装结构，其中还包括至少一垫块，所述垫块设置于所述基板上与所述电子元件旁，且位于所述基板与所述多层线路电路板之间。
6.如权利要求5所述的电子元件封装结构，其中所述垫块的材料为聚合物材料或金属材料。
7.如权利要求1所述的电子元件封装结构，其中所述基板是硬质基板。
8.如权利要求1所述的电子元件封装结构，其中所述基板是软质基板。
9.如权利要求8所述的电子元件封装结构，其中还包括将所述电子元件封住的至少一封胶体，与位于所述基板与所述多层线路电路板之间以及所述电子元件旁的至少一支撑块。
10.如权利要求9所述的电子元件封装结构，其中所述支撑块的材料为一金属材料。
11.如权利要求1所述的电子元件封装结构，其中所述电子元件为芯片、有源元件或无源元件。
12.如权利要求1所述的电子元件封装结构，其中还包括形成于所述电极与所述复合凸块结构之间的金属垫层。
13.如权利要求1所述的电子元件封装结构，其中所述胶膜层是各向异性导电膜、各向异性导电膏、非导电粘着膜或非导电粘着膏。
全文摘要
一种内埋式的电子元件封装结构。该结构至少包括基板，多层线路电路板、胶膜层与至少一电子元件。电子元件承载于该基板上，而电子元件通过位于电极上的导电凸块与胶膜层而与多层线路电路板压合，使电子元件位于多层线路电路板与支撑基板之间并内埋于封装结构之中。由于元件上的导电凸块为可变形的复合凸块，因此在压合过程之中，不会因为压力过大而使元件或芯片破裂。
文档编号H05K1/18GK101038903SQ20061005918
公开日2007年9月19日 申请日期2006年3月15日 优先权日2006年3月15日
发明者林基正, 张世明 申请人:财团法人工业技术研究院