堆叠芯片成像系统的制作方法
【专利摘要】成像系统可具备堆叠芯片图像传感器。一种堆叠芯片图像传感器可包括垂直芯片堆叠，所述垂直芯片堆叠包括图像像素阵列、模拟控制电路及存储与处理电路。所述图像像素阵列、所述模拟控制电路及所述存储与处理电路可形成于单独的堆叠半导体衬底上或可以垂直堆叠形成于共用半导体衬底上。可使用垂直金属互连件将所述图像像素阵列耦合到所述控制电路。所述控制电路可经由所述垂直金属互连件路由像素控制信号及读出图像数据信号。所述控制电路可经由耦合于所述控制电路与所述存储与处理电路之间的额外垂直导电互连件将数字图像数据提供到所述存储与处理电路。所述存储与处理电路可经配置以存储及/或处理所述数字图像数据。
【专利说明】堆叠芯片成像系统
[0001]相关申请案交叉参考
[0002]本申请案请求在2012年2月21日提出申请的第13/401，764号美国专利申请案及在2011年9月21提出申请的第61/537，508号美国临时专利申请案的权益，所述专利申请案据此以全文引用的方式并入本文中。
【背景技术】
[0003]本发明一般来说涉及成像系统，且更特定来说涉及具有堆叠芯片图像传感器的成像系统。
[0004]图像传感器通常用于例如蜂窝式电话、相机及计算机等成像系统中以捕获图像。在典型的布置中，图像传感器具备图像传感器像素阵列及用于操作图像传感器像素的控制电路。在常规成像系统中，控制电路在硅半导体衬底上与图像传感器像素横向分离。每一图像传感器像素行通常沿着硅半导体衬底上的共用金属线来与控制电路通信。类似地，每一图像传感器像素列沿着共用金属线与控制电路通信。
[0005]在此类型的系统中，通过使用共享的列及行线来限制可从图像传感器像素读出图像像素数据的速率及可将控制信号供应到图像传感器像素的速率。另外，此类型的系统需要硅半导体衬底上的空间以容纳控制电路。此可增加图像传感器芯片的横向占用面积。增加的横向占用面积对于紧凑型成像系统(例如蜂窝式电话及相机)可为不期望的。
[0006]因此将期望能够提供具有增强的像素通信效率的经改进成像系统。
【发明内容】
[0007]可提供图解说明具有堆叠芯片图像传感器的各种实施例。成像系统可包括堆叠芯片图像传感器或堆叠芯片图像传感器阵列。每一堆叠芯片图像传感器可包括垂直芯片堆叠，所述垂直芯片堆叠包括图像像素阵列、模拟控制电路及存储与处理电路。
[0008]所述图像像素阵列可使用沿垂直于图像像素阵列所界定的平面的方向路由图像数据信号的垂直金属互连件(例如穿硅通孔或微凸块)耦合到控制电路。所述垂直互连件可包括沿着边缘或在图像像素阵列内交叉的垂直列互连件、垂直行互连件、垂直块互连件或垂直内部行互连件。
[0009]所述控制电路可经配置以操作所述图像像素用于捕获图像数据及读出图像数据。所述控制电路可经由(举例来说)垂直行互连件将像素控制信号(例如，行选择信号、转移信号及复位信号)路由到图像像素。所述控制电路可向(举例来说)给定图像像素列中的像素的源极跟随器晶体管提供偏置电压及/或电力供应电压以便选择所述列中的像素用于读出。可沿着垂直互连件(例如，与给定图像像素块相关联的垂直块互连件)读出图像数据信号。可使用多个垂直块互连件将多个对应像素块中的像素同时读出到与所述控制电路相关联的模/数转换电路。
[0010]所述模/数转换电路可将所述图像数据转换为数字图像数据且经由垂直导电互连件(例如，穿硅通孔)将所述数字图像数据提供到所述存储与处理电路。所述存储与处理电路可经配置以存储及/或处理所述数字图像数据。
【专利附图】
【附图说明】
[0011]图1是根据本发明的实施例的说明性电子装置的图式。
[0012]图2是根据本发明的实施例的具有多个堆叠芯片图像传感器的说明性图像传感器阵列的俯视图，所述多个堆叠芯片图像传感器各自具有用于耦合到控制电路的垂直导电互连件。
[0013]图3是根据本发明的实施例的说明性图像传感器像素的图式。
[0014]图4是根据本发明的实施例的具有呈垂直芯片堆叠的图像像素阵列的说明性堆叠芯片图像传感器的图式，所述垂直芯片堆叠包括由垂直金属互连件耦合的模拟控制电路及存储与处理电路。
[0015]图5是根据本发明的实施例的说明性图像像素阵列的透视图。
[0016]图6是根据本发明的实施例的说明性堆叠芯片图像传感器的图式，其展示垂直金属互连件可如何将图像传感器像素块耦合到与图像像素阵列垂直堆叠的控制电路。
[0017]图7是根据本发明的实施例的说明性堆叠芯片图像传感器的一部分的图式，其展示垂直金属互连件可如何将图像传感器像素行的部分耦合到与图像像素阵列垂直堆叠的控制电路。
[0018]图8是根据本发明的实施例的在堆叠芯片图像传感器中的说明性电路的图式，其展示图像像素阵列中的图像传感器像素电路可如何耦合到模拟控制电路的组件。
[0019]图9是根据本发明的实施例的在堆叠芯片图像传感器中的说明性电路的图式，其展示模拟控制电路的接地平面可如何与图像像素阵列的接地平面分离。
[0020]图10是根据本发明的实施例的使用堆叠芯片图像传感器捕获图像数据所涉及的说明性步骤的流程图。
【具体实施方式】
[0021]数码相机模块广泛地用于例如数码相机、计算机、蜂窝式电话或其它电子装置等成像系统中。这些成像系统可包括收集传入光以捕获图像的图像传感器。图像传感器可包括图像传感器像素阵列。图像传感器中的像素可包括将传入光转换成数字数据的光敏元件，例如光电二极管。图像传感器可具有任何数目个像素(例如，数百个或数千个或更多)。举例来说，典型的图像传感器可具有成千上万或数百万个像素(例如，百万像素)。
[0022]每一图像传感器可为具有垂直芯片堆叠的堆叠芯片图像传感器，所述垂直芯片堆叠包括图像像素阵列、控制电路及数字处理电路。模拟控制电路可使用垂直导电路径(有时称为垂直金属互连件或垂直导电互连件)(例如，硅半导体衬底中的穿硅通孔)耦合到图像像素电路。存储与处理电路可使用垂直金属互连件(例如，硅半导体衬底中的穿硅通孔)耦合到模拟控制电路。垂直金属互连件可在图像像素阵列的边缘处或贯穿图像像素阵列而形成。垂直金属互连件可经配置以将图像像素行、图像像素列、图像像素块、其它图像像素群组或个别图像像素耦合到模拟控制电路。
[0023]图1是使用堆叠芯片图像传感器来捕获图像的说明性成像系统的图式。图1的成像系统10可为便携式成像系统，例如相机、蜂窝式电话、摄像机或捕获数字图像数据的其它成像装置。相机模块12可用于将传入光转换成数字图像数据。相机模块12可包括透镜14阵列及对应的堆叠芯片图像传感器16阵列。透镜14及堆叠芯片图像传感器16可安装于共用封装中且可向处理电路18提供图像数据。
[0024]处理电路18可包括一个或一个以上集成电路(例如，图像处理电路、微处理器、存储装置(例如，随机存取存储器及非易失性存储器)等)，且可使用与相机模块12分离及/或形成相机模块12的部分的组件(例如，形成包括图像传感器16的集成电路或模块12内的与图像传感器16相关联的集成电路的部分的电路)来实施。可使用处理电路18来处理及存储已由相机模块12捕获的图像数据。如果需要，那么可使用耦合到处理电路18的有线及/或无线通信路径来将经处理图像数据提供到外部设备(例如，计算机或其它装置)。
[0025]图像传感器阵列16可含有个别堆叠芯片图像传感器的阵列，其经配置以通过给每一堆叠芯片图像传感器提供滤色器而接收给定色彩的光。用于图像传感器中的图像传感器像素阵列的滤色器可为(举例来说)红色过滤器、蓝色过滤器及绿色过滤器。每一过滤器可形成覆盖阵列中的相应图像传感器的图像传感器像素阵列的滤色器层。也可使用其它过滤器，例如白色过滤器、双频IR截止过滤器(例如，允许可见光及由LED灯发射的红外光范围的过滤器)。
[0026]堆叠芯片图像传感器阵列可形成于一个或一个以上半导体衬底上。在一个合适布置(其有时在本文中作为实例描述)的情况下，堆叠芯片图像传感器阵列的每一垂直层(例如，图像像素阵列层、控制电路层或处理电路层)形成于共用半导体衬底(例如，共用硅图像传感器集成电路裸片)上。每一堆叠芯片图像传感器可为相同的。举例来说，每一堆叠芯片图像传感器可为具有480X640传感器像素(作为实例)的分辨率的视频图形阵列(VGA)传感器。如果需要，那么其它类型的图像传感器也可用于图像传感器。举例来说，可使用具有大于VGA分辨率或小于VGA分辨率的图像传感器，可使用其中图像传感器不全部相同的图像传感器阵列，等等。如果需要，那么图像传感器阵列16可包括单个堆叠芯片图像传感器。
[0027]如图2中所展示，图像传感器阵列16可包括形成于单个集成电路裸片上的多个图像像素阵列，例如图像像素阵列17。在图2的实例中，图像传感器阵列16包括四个堆叠芯片图像传感器。然而，此仅为说明性的。如果需要，那么图像传感器阵列16可包括单个堆叠芯片图像传感器、两个堆叠芯片图像传感器、三个堆叠芯片图像传感器或四个以上堆叠芯片图像传感器。
[0028]每一像素阵列17可具有布置成行及列的图像传感器像素，例如图像像素30。图像传感器像素阵列17可具有任何合适分辨率(例如，640X480、4096X3072等)。图像传感器像素30可形成于半导体衬底(例如，硅裸片)的平坦表面(例如，平行于图2的x-y平面)上。
[0029]如图2中所展示，每一图像像素阵列17可具有多个垂直导电路径，例如导电互连件40 (例如，垂直于图2的x-y平面延伸的金属线、穿硅通孔等)，例如行互连件40R、列互连件40C、像素块互连件40B及内部行互连件40RI。行互连件40R、列互连件40C、像素块互连件40B及内部行互连件40RI可各自经配置以将一个或一个以上图像像素30耦合到与相关联图像像素阵列垂直堆叠(例如，沿图2的z方向堆叠)的控制电路(例如，模拟控制电路)。[0030]举例来说，行互连件40R可将相关联图像传感器像素30行耦合到与图像像素阵列17垂直堆叠的控制电路，例如行驱动器电路。行互连件40R可沿着图像像素阵列17的边缘耦合到像素行。每一像素行可耦合到行互连件40R中的一者。列互连件40C可将相关联图像传感器像素30列耦合到与图像像素阵列17垂直堆叠的控制电路。块互连件40B可将相关联图像传感器像素30块(例如，块31)(例如，4X 4像素块、8 X 8像素块、16 X 16像素块、32X32像素块等)耦合到与图像像素阵列17垂直堆叠的控制电路，例如，模/数转换电路。内部行互连件40RI可将图像传感器像素30行的一部分耦合到与图像像素阵列17垂直堆叠的控制电路。图像像素阵列17中的每一像素行可耦合到多个内部行互连件40RI。内部行互连件40RI可沿着一个或一个以上像素块31的边缘耦合到图像像素30且可将所述像素块31的像素30耦合到控制电路。
[0031]行互连件40R、列互连件40C、像素块互连件40B及内部行互连件40RI可各自由(举例来说)从第一硅半导体衬底(例如，具有图像像素阵列的衬底)通过到第二硅半导体衬底(例如，具有用于所述图像像素阵列的控制与读出电路的衬底)的穿硅通孔。
[0032]如果需要，那么图像传感器阵列16也可包括在半导体衬底上与图像像素阵列17水平(横向)分离的支持电路24。
[0033]图3中展示传感器阵列16中的堆叠芯片图像像素阵列中的一者的的说明性像素中的电路。如图3中所展示，像素30可包括光敏元件，例如光电二极管22。可在正电力供应端子33处供应正像素电力供应电压(例如，电压Vaa_pix)。可在接地端子32处供应接地电力供应电压(例如，Vss) ο在通过滤色器结构之后，可由光电二极管22收集传入光。光电二极管22将所述光转换为电荷。
[0034]在获取图像之前，可断言复位控制信号RST。此接通复位晶体管28且将电荷存储节点26 (也称为浮动扩散部FD)复位到Vaa。可接着将复位控制信号RST解除断言以关断复位晶体管28。在复位过程完成之后，可断言转移栅极控制信号TX以接通转移晶体管(转移栅极)24。当转移晶体管24被接通时，电荷光电二极管22已响应于传入光而产生的电荷被转移到电荷存储节点26。
[0035]电荷存储节点26可使用经掺杂半导体的区(例如，通过离子植入、杂质扩散或其它掺杂技术在硅衬底中形成的经掺杂硅区)来实施。经掺杂半导体区(即，浮动扩散部FD)展现可用于存储已从光电二极管22转移的电荷的电容。通过源极跟随器晶体管34将与节点26上的所存储电荷相关联的信号输送到行选择晶体管36。
[0036]如果需要，那么可使用其它类型的图像像素电路来实施传感器16的图像像素。举例来说，每一图像传感器像素30 (例如，见图1)可为三晶体管像素、具有四个晶体管的pin光电二极管像素、全局快门像素等。图3的电路仅为说明性的。
[0037]当期望读出所存储电荷的值(S卩，由晶体管34的源极S处的信号表示的所存储电荷的值)时，可断言选择控制信号RS。当信号RS被断言时，晶体管36接通且表示电荷存储节点26上的电荷的量值的对应信号Vout在输出路径38上产生。在典型的配置中，给定图像传感器的图像传感器像素阵列中存在众多像素(例如，像素30)行及列。导电路径(例如，路径41)可与一个或一个以上像素(例如，像素列或像素块)相关联。
[0038]当在给定行、给定块或像素行的给定部分中断言信号RS时，可使用路径41将信号Vout从所述行路由到读出电路。举例来说，路径41可耦合到列互连件40C中的一者。图像数据(例如，由光电传感器22收集的电荷)可沿着列互连件40C中的一者传递到与图像像素阵列17垂直堆叠的相关联控制与读出电路。
[0039]如图4中所展示，图像像素阵列(例如，图像像素阵列17)可以与模拟控制与读出电路(例如，控制电路44)及存储与处理电路(例如，存储与处理电路50)的垂直芯片堆叠而形成。图像像素阵列17可为前侧照射(FSI)的图像像素阵列，其中图像光21由光敏元件经由金属互连件层接收，或可为背侧照射(BSI)的图像像素阵列，其中图像光21由形成于与上面形成有金属互连件层的侧相对的侧上的光敏元件接收。
[0040]图像像素阵列17可形成于半导体衬底上，其经配置以经由所述半导体衬底的第一表面(例如，表面15)接收图像光21。控制电路44可形成于所述半导体衬底的相对第二表面(例如，表面19)上。控制电路44可形成于具有附接到图像像素阵列17的表面19的表面(例如，表面23)的额外半导体衬底(半导体集成电路裸片)上。控制电路44可使用垂直导电路径(垂直导电互连件)40(例如，图2的行互连件40R、列互连件40C、像素块互连件40B及/或内部行互连件40RI)耦合到图像像素阵列17中的图像像素。垂直导电互连件40可由延伸穿过表面19及表面23的金属导电路径或其它导电触点形成。作为实例，垂直导电互连件40可包括延伸穿过表面19及/或表面23的穿硅通孔，可包括从表面19穿过表面23凸出到控制电路衬底44中的微凸块，可包括从表面23穿过表面23凸出到图像像素阵列衬底17中的微凸块，或可包括将图像像素阵列17中的像素电路垂直耦合到控制电路44的任何其它合适导电路径。
[0041]图像像素阵列17可包括具有用于将像素控制与读出信号路由到图像像素30的金属迹线的一个或一个以上介电材料层。垂直导电互连件40 (例如，图2的行互连件40R、列互连件40C、像素块互连件40B及/或内部行互连件40RI)可耦合到图像像素阵列17中的金属迹线。
[0042]图像数据(例如，信号Vout (图3))可从沿着互连件40的像素输出路径40 (图3)从图像像素阵列17传递到控制电路44。用于操作像素30的控制信号(例如，复位控制信号RSTdf /像素选择信号RS、转移信号TX或其它控制信号)可使用控制电路44来产生且沿着垂直互连件40垂直传递到图像像素阵列17中的像素30。
[0043]控制电路44可经配置以操作图像像素阵列17的像素30。控制电路44可包括行控制电路(行驱动器电路)45、偏置电路(例如，源极跟随器负荷电路)、样本与保持电路、相关双倍取样(CDS)电路、放大器电路、模/数(ADC)转换电路43、数据输出电路、存储器(例如，缓冲器电路)、地址电路等。控制电路44可经配置以向图像像素阵列17提供偏置电压、电力供应电压或其它电压。控制电路44可形成为耦合到像素阵列17的像素电路的堆叠的图像像素阵列17层或可形成于使用互连件40耦合到图像像素阵列17的额外半导体集成电路裸片上。一些互连件40可经配置以将图像信号数据从图像像素阵列17路由到ADC转换器43。可接着将来自ADC转换器43的数字图像数据提供到处理电路与存储装置50。举例来说，存储与处理电路50可为与控制电路44堆叠的图像协处理器(ICOP)芯片。
[0044]使用控制电路44从图像像素阵列17上的光敏元件读出的图像数据信号可沿着垂直互连件(例如，互连件46)从控制电路44传递到与图像像素阵列17及控制电路44垂直堆叠(例如，沿方向z)的存储与处理电路50。垂直互连件46可包括将控制电路44中的金属线耦合到处理电路与存储装置50中的金属线的穿硅通孔、微凸块或其它合适互连件。[0045]电路50可部分地集成到控制电路44中或可实施为附接到控制电路44的表面(例如，表面27)的分离的半导体集成电路。图像传感器16可包括延伸穿过表面27的额外垂直导电互连件46，例如金属导电路径或其它导电触点。作为实例，垂直导电互连件46可包括延伸穿过表面27的穿硅通孔，可包括从表面27凸出到处理电路衬底50中的微凸块，或可包括将控制电路44垂直耦合到存储与处理电路50的任何其它合适导电路径。
[0046]处理电路50可包括一个或一个以上集成电路(例如，图像处理电路、微处理器、存储装置，例如随机存取存储器及非易失性存储器等)且可使用与控制电路44分离及/或形成控制电路44的部分的组件来实施。
[0047]可使用处理电路50来处理并存储图像像素阵列17已捕获的图像数据。举例来说，处理电路50可经配置以执行白色平衡、色彩校正、高动态范围图像组合、运动检测、对象距离检测或对已从控制电路44垂直传递到处理电路50的图像数据的其它合适图像处理。如果需要，那么可使用耦合到处理电路50的有线及/或无线通信路径将经处理图像数据提供到外部设备(例如，计算机、其它装置或额外处理电路(例如，处理电路18))。
[0048]以与堆叠芯片图像传感器的图像像素的垂直堆叠而形成的处理电路50可(举例来说)选择数字图像数据的子集用于构建最终图像及提取系统10的用户的图像深度信息。举例来说，电路50可用于掺合来自红色、蓝色及绿色传感器的图像数据以产生全色彩图像，可用于确定图像视差校正，可用于当捕获场景时使用来自具有不同优势点的两个或两个以上不同传感器的数据产生三维(有时称为立体)图像，可用于使用来自两个或两个以上图像传感器的数据产生增加的景深图像，可用于基于先前图像帧的内容来调节图像帧的内容，或可用于以其它方式处理图像数据。在一些操作模式中，阵列16上的多个堆叠芯片图像传感器可为活动的(例如，当确定三维图像深度信息时)。在其它操作模式(例如，色彩成像)中，可仅使用图像传感器的子组。可去活其它传感器以节省电力(例如，可将其正电力供应电压端子取为接地电压或其它合适减电电压且可去活或绕过其控制电路)。
[0049]图5是可用于图像像素阵列(例如，图像像素阵列17)中的说明性电路的透视图。在图5的实例中，图像像素阵列17为背侧照射(BSI)的图像像素阵列。图像像素阵列17可由一个或一个以上硅衬底(例如衬底51)及介电堆叠52形成。每一像素可包括形成于硅衬底51的前侧中的光电二极管22。每一像素还可包括形成于衬底51的前侧中的相关联浮动扩散部区26。
[0050]介电堆叠52可形成于衬底51的前侧56上。介电堆叠52可包括形成于介电材料(例如，硅或二氧化硅)中的金属互连结构68。金属互连结构可包括层级间介电(ILD)层中的金属路由线及金属通孔。如果需要，导电接合垫70可形成于图像像素阵列17的表面19上且耦合到互连结构68。
[0051]滤色器阵列62可形成于衬底51的背侧54上。相应微透镜64可覆盖每一滤色器像素元件62。光21可穿过微透镜28从图像像素的背侧进入。传入光可由光电二极管22吸收。BSI图像传感器(例如，像素阵列17)可堆叠到第二半导体衬底(例如，控制电路衬底44(图4))上。接合垫70可直接耦合到控制电路44上的相关联接合垫，可直接耦合到垂直互连件40 (图4)，或金属互连结构68可形成垂直互连件40的将像素电路(例如，晶体管34、晶体管36等)耦合到控制电路44的部分。
[0052]图5的配置仅为说明性的。如果需要，那么图像像素阵列17可为垂直堆叠到控制电路44上的前照式图像传感器。
[0053]如图6中所展示，图像像素阵列17可使用垂直行互连件40R、垂直列互连件40C及垂直块互连件40B耦合到控制电路44。举例来说，控制电路44可经配置以沿着垂直行互连件40R产生并提供给定像素30行的控制信号(例如，复位信号、转移信号、行选择信号等)。举例来说，控制电路44可经配置以沿着垂直列互连件40C产生并提供给定像素30列的控制信号(例如，偏置电压、电力供应电压等)。举例来说，控制电路44可包括沿着垂直块互连件40B从给定像素30块41中的像素30接收图像数据的模/数(ADC)转换电路。块41中的每一像素30可耦合到与所述块41相关联的垂直块互连件40B。
[0054]在成像系统10的操作期间，控制电路44可在共用时间通过沿着相关联垂直行互连件40R断言行选择信号RS来选择多个像素30行。当正沿着相关联垂直行互连件40R断言行选择信号RS时，控制电路44可沿着相关联垂直列互连件40C向多个像素30列中的源极跟随器晶体管提供电力，从而操作选定列及选定行中的像素的源极跟随器晶体管，使得可沿着块互连件40B同时读出来自所述像素的图像数据。
[0055]每一块41可包括任何数目个像素(例如，16X16像素块、32X32像素块等)。在有时在本文中作为实例论述的一个合适配置中，图像像素阵列可为4096X3072图像像素阵列(例如，在半导体衬底上以I到2微米间距隔开)且每一块41可含有32X32像素子阵列。在此实例中，控制电路44可包括128X96ADC阵列(例如，在第二堆叠半导体衬底上以30到40微米间距隔开)，且每一 ADC可耦合到块互连件40B中的一者。以此方式，可并行读出所有块41的像素，从而允许以比使用常规图像传感器所可能的帧速率更高的帧速率(例如，数百帧/秒、数千帧/秒或更多)捕获及读出图像数据，及/或允许以比使用常规图像传感器所可能的时钟速度更低的时钟速度操作成像系统10，从而减小成像系统10的电力消耗。
[0056]在其中堆叠芯片图像传感器16每秒捕获数百或数千个图像帧的配置中，电路46可经配置以将任何数目个帧组合以形成全局快门图像、高动态范围图像、具有深度信息的图像、经运动校正图像或由经组合、经处理图像帧形成的其它输出图像。
[0057]在一些配置中，图像像素阵列17可包括每一行中的大量像素(例如数千个像素或更多)。此有时可导致难以向一行中的所有像素提供一致的控制信号(例如，RST、RS等)。如图7中所展示，堆叠芯片图像传感器16可具备与图像像素阵列17内的每一图像像素块41相关联的垂直内部行互连件40RI。每一内部行互连件40RI可经配置以将控制信号(例如，转移控制信号TX、行选择信号RS或复位信号RST)从控制信号34提供到相关联像素块的相关联行中的像素30。
[0058]如果需要，那么垂直内部行互连件40RI中的一些可经配置以将图像数据信号从相关联像素块41的像素30载运到控制电路44。然而，此仅为说明性的。如果需要，那么当(举例来说)经由垂直内部行互连件40RI中的一者将行选择信号RS提供到所述给定像素块时可经由垂直块互连件40B从给定像素块41的像素30读出图像数据。
[0059]如图8中所展示，垂直列互连件40C可耦合于每一像素列的源极跟随器晶体管34与提供像素电力供应电压Vaa_pix的共用电压供应端子(例如，端子61)之间。控制电路44可包括耦合于每一垂直列互连件40C与所述列的源极跟随器晶体管34之间的开关60。
[0060]在成像系统10的读出操作期间，可将行选择信号RS提供到像素行(例如，经由垂直行互连件)。当将行选择信号RS提供到所述像素行时，可闭合开关60中的一者以便向所述像素列的源极跟随器晶体管34提供电力供应电压Vaa_pix。可将存储于耦合到经供电源极跟随器晶体管34的栅极的像素存储区上的图像数据电荷转换成图像数据信号(例如，Vout)并提供到垂直读出互连件，例如块互连件40B。可将图像数据信号Vout提供到ADC转换电路，例如ADC电路43。如果需要，那么控制电路44及图像像素阵列17两者可耦合到共用接地平面62，所述共用接地平面耦合到块互连件(例如，块互连件40B)且经配置以供应接地供应电压GND。然而，图8的配置仅为说明性的。
[0061]如果需要，那么图像像素阵列17及控制电路44可各自包括接地供应电压端子(例如，具有图像像素阵列17及控制电路44的半导体集成电路裸片可各自包括接地平面)，如图9中所展示。接地供应67可经配置以向控制电路44供应接地供应电压67。接地供应66可经配置以向图像像素阵列30的像素30供应像素接地供应电压AGND_PIX。接地供应端子(例如，接地平面)66及67可互解耦，使得(举例来说)图像像素阵列17及控制电路44中的一者中的静电放电从图像像素阵列17及控制电路44中的另一者解耦。为图像传感器16提供如图9中所展示的单独接地平面还可减小从控制电路44转移到来自图像像素阵列17的图像数据中的电子噪声。
[0062]如图9中所展示,在其中图像像素阵列17包括单独接地供应66的配置中，ADC电路43可包括到信号读出互连件(例如，垂直块互连件40B)的交流电(AC)连接(例如，使用耦合于ADC电路与像素电路之间的电容器，例如电容器69)。
[0063]图10是可用于操作堆叠芯片图像传感器的说明性步骤的流程图。
[0064]在步骤70处，可使用堆叠芯片图像传感器中的图像像素阵列(例如，图像像素阵列17)的像素(例如，像素30)来收集图像电荷(例如，光电二极管22可将图像光转换成电荷)。可将图像电荷转移到每一像素中的电荷存储节点，例如浮动扩散部26。
[0065]在步骤72处，可使用控制电路(例如，控制电路44)断言行选择信号RS。可经由垂直行互连件或垂直内部行互连件(例如，穿硅通孔、微凸块等)将行选择信号RS从控制电路44提供到多个像素30行。
[0066]在步骤74处，当经由垂直互连件将行选择信号RS提供到选定像素30行时，可经由垂直列互连件40C将电力(例如，像素电力供应电压Vaa_pix)提供到多个图像像素30列的源极跟随器晶体管。
[0067]在步骤76处，可经由多个垂直互连件(例如,垂直块互连件或垂直内部行互连件)读出对应于在选定行及列中的像素的电荷存储节点上的图像电荷的图像数据。
[0068]在步骤78处，可使用ADC转换器(例如，ADC电路43 (例如，见图8))将图像数据转换成数字图像数据。在图像数据的转换期间可由ADC转换器应用转换增益因子。
[0069]在步骤80处，可经由垂直互连件(例如，穿硅通孔)将数字图像数据提供到处理电路，例如存储与处理电路50。
[0070]根据一实施例，可提供一种堆叠芯片图像传感器，其包括:半导体衬底，其具有相对的第一及第二表面；图像传感器像素阵列，其在所述半导体衬底中且经配置以经由所述第一表面接收图像光；及控制电路，其通过延伸穿过所述第二表面的多个垂直导电互连件耦合到所述图像传感器像素阵列。
[0071]根据另一实施例，所述半导体衬底包括硅半导体衬底且延伸穿过所述第二表面的所述多个垂直导电互连件包括穿过所述第二表面将所述控制电路耦合到所述图像传感器像素阵列的多个穿硅通孔。
[0072]根据另一实施例，延伸穿过所述第二表面的所述多个垂直导电互连件包括从所述第二表面凸出的二维微凸块阵列。
[0073]根据另一实施例，所述图像传感器像素阵列包括布置成像素行及像素列的图像传感器像素，所述多个垂直导电互连件包括多个垂直行互连件，且每一像素行耦合到所述垂直行互连件中的选定一者。
[0074]根据另一实施例，所述多个垂直导电互连件包括多个垂直列互连件且每一像素列耦合到所述垂直列互连件中的选定一者。
[0075]根据另一实施例，所述控制电路包括耦合到所述垂直行互连件的行驱动器电路且所述行驱动器电路经配置以经由所述垂直行互连件将像素控制信号供应到所述图像传感器像素。
[0076]根据另一实施例，所述阵列多个垂直行互连件沿着所述图像传感器像素阵列的边缘耦合到所述像素行，所述图像传感器像素阵列包括多个像素块，所述堆叠芯片图像传感器还包括:多个垂直内部行互连件，其耦合到所述像素行中的每一者，其中所述多个垂直内部行互连件中的每一者沿着相关联像素块的边缘耦合到所述像素行中的选定一者，且其中所述多个垂直内部行互连件中的每一者穿过所述第二表面将所述相关联像素块中的图像传感器像素耦合到所述控制电路。
[0077]根据另一实施例，所述图像传感器像素阵列包括多个像素块，所述多个垂直导电互连件包括多个垂直块互连件，所述控制电路包括多个模/数转换电路，且所述多个垂直块互连件中的每一者穿过所述第二表面将所述多个像素块中的选定一者的所述图像传感器像素耦合到所述模/数转换电路中的相关联一者。
[0078]根据一实施例，可提供一种堆叠芯片图像传感器，其包括:第一半导体集成电路裸片，其具有相对的第一及第二表面；第二半导体集成电路裸片，其附接到所述第一表面，其中所述第二半导体集成电路裸片包括图像传感器像素阵列，且其中所述第一半导体集成电路裸片包括用于操作所述图像传感器像素以捕获图像数据的控制电路；第三半导体集成电路裸片，其附接到所述第二表面，其中所述第三半导体集成电路裸片包括用于处理所述图像数据的处理电路；垂直导电互连件，其穿过所述第一表面耦合于所述控制电路与所述图像传感器像素之间；及额外垂直导电互连件，其穿过所述第二表面耦合于所述控制电路与所述处理电路之间。
[0079]根据另一实施例，所述控制电路包括多个模/数转换电路且所述模/数转换电路中的每一者耦合到所述垂直导电互连件中的选定一者。
[0080]根据另一实施例，所述图像传感器像素阵列在所述第二半导体集成电路裸片上布置成像素行及像素列，所述垂直导电互连件包括耦合到所述像素列中的每一者的垂直列互连件，且所述控制电路还包括:像素电力供应端子，其经配置以供应像素电力供应电压；及多个开关，其中所述开关中的每一者间置于所述像素电力供应端子与所述垂直列互连件中的相关联一者之间。
[0081]根据另一实施例，所述图像传感器像素中的每一者包括具有耦合到所述垂直列互连件中的选定一者的第一端子及耦合到所述模/数转换电路中的选定一者的第二端子的源极跟随器晶体管。
[0082]根据另一实施例，所述图像传感器像素中的选定一者的所述源极跟随器晶体管的所述第二端子耦合到至少一个其它图像传感器像素的所述源极跟随器晶体管的所述第二端子。
[0083]根据另一实施例，每一图像传感器像素还包括耦合于所述图像传感器像素的所述源极跟随器晶体管的所述第二端子与所述模/数转换电路中的所述选定一者之间的行选择晶体管。
[0084]根据另一实施例，所述垂直导电互连件包括耦合到所述像素行中的每一者的垂直行互连件且给定像素行中的每一图像传感器像素的所述行选择晶体管包括耦合到所述垂直行互连件中的选定一者的栅极端子。
[0085]根据另一实施例，所述控制电路还包括在所述第二半导体集成电路裸片中的接地平面。
[0086]根据另一实施例，所述堆叠芯片图像传感器还包括在所述第一半导体集成电路裸片中的额外接地平面及耦合于所述模/数转换电路中的每一者与所述垂直导电互连件中的所述选定一者之间的电容器。
[0087]根据一实施例，提供一种用于操作图像传感器的方法，所述图像传感器具有具有布置成行及列的图像像素的平面图像像素阵列、控制电路及耦合于所述平面图像像素阵列与所述控制电路之间的二维导电通孔阵列，其中所述导电通孔中的每一者具有垂直于所述平面图像像素阵列的部分，所述方法包括:使用所述平面图像像素阵列的所述图像像素来捕获图像数据；使用所述控制电路来同时选择多个图像像素行；使用所述控制电路来经由所述二维导电通孔阵列的部分从所述同时选择的图像像素行中的每一者中的多个图像像素读出所述图像数据。
[0088]根据另一实施例，所述控制电路还包括耦合到所述二维导电通孔阵列的所述部分中的所述导电通孔中的每一者的模/数转换电路，且所述方法还包括:使用所述模/数转换电路中的每一者来从所述导电通孔中的相关联一者接收所述图像数据；及使用所述模/数转换电路中的每一者来将所述所接收图像数据转换为数字图像数据。
[0089]根据另一实施例，所述图像传感器还包括额外二维导电通孔阵列及经由所述额外二维导电通孔阵列耦合到所述控制电路的数字处理电路，且所述方法还包括:使用所述控制电路来经由所述额外二维导电通孔阵列将所述数字图像数据提供到所述数字处理电路；及使用所述数字处理电路来处理所述数字图像数据。
[0090]上述内容仅说明可在其它实施例中实践的本发明原理。
【权利要求】
1.一种堆叠芯片图像传感器，其包含: 半导体衬底，其具有相对的第一及第二表面； 图像传感器像素阵列，其在所述半导体衬底中且经配置以经由所述第一表面接收图像光；及 控制电路，其通过延伸穿过所述第二表面的多个垂直导电互连件而耦合到所述图像传感器像素阵列。
2.根据权利要求1所述的堆叠芯片图像传感器，其中所述半导体衬底包含硅半导体衬底且其中延伸穿过所述第二表面的所述多个垂直导电互连件包含穿过所述第二表面将所述控制电路耦合到所述图像传感器像素阵列的多个穿硅通孔。
3.根据权利要求1所述的堆叠芯片图像传感器，其中延伸穿过所述第二表面的所述多个垂直导电互连件包含从所述第二表面凸出的二维微凸块阵列。
4.根据权利要求1所述的堆叠芯片图像传感器，其中所述图像传感器像素阵列包含布置成像素行及像素列的图像传感器像素，其中所述多个垂直导电互连件包括多个垂直行互连件，且其中每一像素行耦合到所述垂直行互连件中的选定一者。
5.根据权利要求4所述的堆叠芯片图像传感器，其中所述多个垂直导电互连件包括多个垂直列互连件，且其中每一像素列耦合到所述垂直列互连件中的选定一者。
6.根据权利要求5所述的堆叠芯片图像传感器，其中所述控制电路包含耦合到所述垂直行互连件的行驱动器电路，且其中所述行驱动器电路经配置以经由所述垂直行互连件将像素控制信号供应到所述图像传感器像素。
7.根据权利要求6所述的堆叠芯片图像传感器，其中所述阵列多个垂直行互连件沿着所述图像传感器像素阵列的边缘耦合到所述像素行，且其中所述图像传感器像素阵列包含多个像素块，所述堆叠芯片图像传感器进一步包含: 多个垂直内部行互连件，其耦合到所述像素行中的每一者，其中所述多个垂直内部行互连件中的每一者沿着相关联像素块的边缘耦合到所述像素行中的选定一者，且其中所述多个垂直内部行互连件中的每一者穿过所述第二表面将所述相关联像素块中的图像传感器像素耦合到所述控制电路。
8.根据权利要求1所述的堆叠芯片图像传感器，其中所述图像传感器像素阵列包含多个像素块，其中所述多个垂直导电互连件包含多个垂直块互连件，其中所述控制电路包含多个模/数转换电路，且其中所述多个垂直块互连件中的每一者穿过所述第二表面将所述多个像素块中的选定一者的所述图像传感器像素耦合到所述模/数转换电路中的相关联一者O
9.一种堆叠芯片图像传感器，其包含: 第一半导体集成电路裸片，其具有相对的第一及第二表面； 第二半导体集成电路裸片，其附接到所述第一表面，其中所述第二半导体集成电路裸片包括图像传感器像素阵列，且其中所述第一半导体集成电路裸片包括用于操作所述图像传感器像素以捕获图像数据的控制电路； 第三半导体集成电路裸片，其附接到所述第二表面，其中所述第三半导体集成电路裸片包括用于处理所述图像数据的处理电路； 垂直导电互连件， 其穿过所述第一表面耦合于所述控制电路与所述图像传感器像素之间?’及额外垂直导电互连件，其穿过所述第二表面耦合于所述控制电路与所述处理电路之间。
10.根据权利要求9所述的堆叠芯片图像传感器，其中所述控制电路包含多个模/数转换电路，且其中所述模/数转换电路中的每一者耦合到所述垂直导电互连件中的选定一者。
11.根据权利要求10所述的堆叠芯片图像传感器，其中所述图像传感器像素阵列在所述第二半导体集成电路裸片上布置成像素行及像素列，其中所述垂直导电互连件包括耦合到所述像素列中的每一者的垂直列互连件，所述控制电路进一步包含: 像素电力供应端子，其经配置以供应像素电力供应电压 '及 多个开关，其中所述开关中的每一者间置于所述像素电力供应端子与所述垂直列互连件中的相关联一者之间。
12.根据权利要求11所述的堆叠芯片图像传感器，其中所述图像传感器像素中的每一者包含源极跟随器晶体管，所述源极跟随器晶体管具有耦合到所述垂直列互连件中的选定一者的第一端子及耦合到所述模/数转换电路中的选定一者的第二端子。
13.根据权利要求12所述的堆叠芯片图像传感器，其中所述图像传感器像素中的选定一者的所述源极跟随器晶体管的所述第二端子耦合到至少一个其它图像传感器像素的所述源极跟随器晶体管的所述第二端子。
14.根据权利要求13所述的堆叠芯片图像传感器，其中每一图像传感器像素进一步包含耦合于所述图像传感器像素的所述源极跟随器晶体管的所述第二端子与所述模/数转换电路中的所述选定一者之间的行选择晶体管。
15.根据权利要求14所述的堆叠芯片图像传感器，其中所述垂直导电互连件包括耦合到所述像素行中的每一者的垂直行互连件，且其中给定像素行中的每一图像传感器像素的所述行选择晶体管包括耦合到所述垂直行互连件中的选定一者的栅极端子。
16.根据权利要求15所述的堆叠芯片图像传感器，其中所述控制电路进一步包含在所述第二半导体集成电路裸片中的接地平面。
17.根据权利要求15所述的堆叠芯片图像传感器，其进一步包含在所述第一半导体集成电路裸片中的额外接地平面及耦合于所述模/数转换电路中的每一者与所述垂直导电互连件中的所述选定一者之间的电容器。
18.一种用于操作图像传感器的方法，所述图像传感器具有:具有布置成行及列的图像像素的平面图像像素阵列、控制电路及耦合于所述平面图像像素阵列与所述控制电路之间的二维导电通孔阵列，其中所述导电通孔中的每一者具有垂直于所述平面图像像素阵列的一部分，所述方法包含: 使用所述平面图像像素阵列的所述图像像素来捕获图像数据； 使用所述控制电路来同时选择多个图像像素行； 使用所述控制电路来经由所述二维导电通孔阵列的一部分从所述同时选择的图像像素行中的每一者中的多个图像像素读出所述图像数据。
19.根据权利要求18所述的方法，其中所述控制电路进一步包含耦合到所述二维导电通孔阵列的所述部分中的所述导电通孔中的每一者的模/数转换电路，所述方法进一步包含: 使用所述模/数转换电路中的每一者来从所述导电通孔中的相关联一者接收所述图像数据；及使用所述模/数转换电路中的每一者来将所述所接收图像数据转换为数字图像数据。
20.根据权利要求19所述的方法，其中所述图像传感器进一步包含额外二维导电通孔阵列及经由所述额外二维导电通孔阵列耦合到所述控制电路的数字处理电路，所述方法进一步包含: 使用所述控制电路来经由所述额外二维导电通孔阵列将所述数字图像数据提供到所述数字处理电路 '及 使用所述数字处理电路来处理所述数字图像数据。
【文档编号】H01L27/146GK103907133SQ201280043783
【公开日】2014年7月2日 申请日期:2012年4月27日 优先权日:2011年9月21日
【发明者】约翰内斯·索尔胡斯维克, 蒂姆·贝尔斯 申请人:普廷数码影像控股公司