阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置。
【背景技术】
[0002]在阵列基板中，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的源极和数据线相连，薄膜晶体管的漏极和像素电极相连，当薄膜晶体管的栅极施加扫描信号时，源极和漏极导通，从而将数据线上的数据电压信号传输至像素电极。在阵列基板的制作工艺中，制作完源漏极之后，会形成钝化层，并对钝化层进行干法刻蚀形成过孔，像素电极通过所述过孔与漏极相连。随着高分辨率产品的发展，为了提高开口率，通常将源漏极的宽度制作得较窄，并使得过孔的孔径大于漏极的宽度，以保证像素电极与漏极的电连接。漏极下方通常设置有绝缘层，由于干法刻蚀时存在一定的横向刻蚀现象，且刻蚀过孔时不可避免地会出现过刻蚀现象，因此，很容易导致漏极下方的绝缘层也被刻蚀掉一部分，使得漏极发生悬空，从而容易导致漏极发生断裂，造成产品不良。
【发明内容】
[0003]本发明的目的在于提供一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置，以防止制作过孔时漏极发生悬空。
[0004]为了实现上述目的，本发明提供一种阵列基板的制作方法，包括:
[0005]形成包括有源层的图形；
[0006]形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；
[0007]形成钝化层；
[0008]在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。
[0009]优选地，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的:
[0010]形成包括栅极的图形和栅绝缘层；
[0011]所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的:
[0012]形成贯穿所述栅绝缘层的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。
[0013]优选地，所述第一过孔在衬底上的正投影不超出所述第二过孔在衬底上的正投影。
[0014]优选地，所述有源层为氧化物半导体，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的:
[0015]形成刻蚀阻挡层；
[0016]在所述刻蚀阻挡层上对应于源极的位置和对应于漏极的连接部的位置分别形成第三过孔，以使所述源极和漏极的连接部分别相应的第三过孔与所述有源层相连。
[0017]优选地，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
[0018]相应地，本发明还提供一种阵列基板，包括衬底和设置在该衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、与该栅极绝缘间隔的有源层、与该有源层电连接的源极和漏极，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与所述衬底接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层，所述钝化层对应于所述非连接部的位置设置有第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并且所述非连接部被所述第一过孔露出的部分不超出所述非连接部与所述衬底接触的部分。
[0019]优选地，所述薄膜晶体管的栅极位于有源层与所述衬底之间，所述薄膜晶体管的栅极和有源层之间设置有栅绝缘层，所述栅绝缘层上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。
[0020]优选地，所述第二过孔在衬底上的正投影超过所述第一过孔在衬底上的正投影。
[0021]优选地，所述薄膜晶体管的有源层为氧化物半导体，所述薄膜晶体管的源极、漏极和有源层之间设置有刻蚀阻挡层，所述刻蚀阻挡层对应于源极的位置和对应于漏极的连接部的位置均设置有第三过孔，所述源极和漏极的连接部分别通过相应的第三过孔与所述有源层相连，所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。
[0022]相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
[0023]本发明中，非连接部的至少一部分直接与衬底接触，且所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，而衬底的耐刻蚀程度大于绝缘层，因此，对钝化层刻蚀以形成第一过孔时，对非接触部下方的衬底影响较小，减少漏极悬空现象的发生，从而减小了漏极断裂的发生，保证了产品的质量。
【附图说明】
[0024]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0025]图1是本发明的实施例中形成栅极和栅绝缘层的示意图；
[0026]图2是形成有源层的示意图；
[0027]图3是形成刻蚀阻挡层、第二过孔和第三过孔示意图；
[0028]图4是形成源极和漏极的不意图；
[0029]图5是形成钝化层和第一过孔的示意图；
[0030]图6是形成像素电极的示意图；
[0031]图7是未设置像素电极的阵列基板的俯视示意图之一；
[0032]图8是未设置像素电极的阵列基板的俯视示意图之二 ；
[0033]图9是未设置像素电极的阵列基板的俯视示意图之三。
[0034]其中，附图标记为:101、衬底;102、栅极、103、栅绝缘层;104、有源层；105、刻蚀阻挡层；105a、第二过孔；105b、第三过孔；106、漏极;107、源极;108、钝化层;108a、第一过孔；112、栅线；117、数据线、109、像素电极。
【具体实施方式】
[0035]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0036]作为本发明的一方面，提供一种阵列基板的制作方法，包括:
[0037]形成包括有源层103的图形，如图2所示；
[0038]形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；
[0039]形成钝化层；
[0040]在钝化层108的对应于所述非连接部的位置形成第一过孔108a，如图5所示，第一过孔108a将非连接部的边界的至少一部分露出，并使得所述非连接部被并使得所述非连接部被第一过孔108a露出的部分不超出所述非连接部与衬底101接触的部分。也就是说，第一过孔108a在衬底101上的正投影不超出漏极106与衬底101接触部分在衬底101上的正投影，即第一过孔108a露出的部分是与衬底直接接触的。
[0041]对于底栅型薄膜晶体管，所述连接部即为漏级的位于有源层正上方的部分，对于顶栅型薄膜晶体管，所述连接部即为漏级的位于有源层正下方的部分。
[0042]所述第一过孔用于将后续形成的像素电极与漏极相连。为了提高开口率，所述第一过孔采用半搭孔设置，如图7至9所示，第一过孔将非连接部的边界的至少一部分露出，即漏极的宽度较小，可以将第一过孔制作得较大。这种情况下，采用干法刻蚀的方式形成第一过孔时，由于干法刻蚀不仅会在纵向上对钝化层刻蚀，而且还会在横向发生刻蚀，因此，当漏极的非连接部下方存在绝缘层时，很容易发生过刻蚀并将非连接部下方的绝缘层刻蚀掉一部分，导致漏极悬空，从而影响产品质量。而本发明中，非连接部的至少一部分直接与衬底接触，且所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，而衬底的耐刻蚀程度大于绝缘层，因此，对钝化层刻蚀以形成第一过孔时，对非接触部下方的衬底影响较小，减少漏极悬空现象的发生，从而减小了漏极断裂的发生，保证了产品的质量。
[0043]具体地，形成有源层的步骤可以通过构图工艺进行，具体步骤包括:首先形成半导体材料层和光刻胶层，然后对光刻胶层进行曝光并显影，以保留预定区域的光刻胶，再对半导体材料层进行刻蚀，以将未覆盖光刻胶的部分刻蚀掉，保留预定区域的半导体材料层，保留下来的半导体材料层即形成为有源层，最后将剩余的光刻胶去除即可。
[0044]作为本发明的一种【具体实施方式】，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的:
[0045]形成包括栅极102的图形和栅绝缘层103，如图1所示；
[0046]所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的:形成贯穿所述栅绝缘层103的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。
[0047]形成栅极102的同时还可以形成栅线112，制作时首先形成栅金属层，然后通过对栅金属层进行构图工艺，形成栅极102和栅线112的图形，如图7至9所示；形成源极107和漏极106的同时还可以形成数据线117，制作时首先形成源漏金属层，然后对源漏金属层进行构图工艺，形成源极107、漏极106和数据线117的图形，如图7至9所示，具体构图工艺与形成有源层时的构图工艺相同，这里不再赘述。
[0048]具体地，所述第一过孔