在衬底上的正投影不超出所述第二过孔在衬底上的正投影，以保证漏极被第一过孔露出的部分不超过漏极与衬底接触的部分。
[0049]本发明对第一过孔和第二过孔的大小、形状、相对位置等均不做限定，只要漏极106通过第一过孔108a露出的部分不超出漏极106通过第二过孔105a与衬底101接触的部分即可。例如，如图7所示，第二过孔105a的多个边界均超出了第一过孔108a的边界，或者，或者，如图8和图9所示，第二过孔105a的一条边界与第一过孔108a的一条边界平齐，其余边界均超出了第一过孔的边界。
[0050]具体地，本发明中的有源层可以为氧化物半导体，如，铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锡酸镉(Cd2Sn04)等，以使得薄膜晶体管具有较高的迀移率和透过率。
[0051]当有源层为氧化物半导体时，为了防止在形成源极、漏极时，刻蚀液对有源层产生影响，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的:
[0052]形成刻蚀阻挡层105 ；
[0053]在刻蚀阻挡层105上对应于源极107的位置和对应于漏极106的连接部的位置分别形成第三过孔105b (如图3所示)，以使源极107和漏极106的连接部分别相应的第三过孔105b与所述有源层104相连(如图4所示)。
[0054]这样，刻蚀阻挡层105可以起到保护有源层104的作用，形成源极107、漏极106时，刻蚀液不会接触到有源层。其中，刻蚀阻挡层105的材料可以为氮化硅、氧化硅、氮氧化硅等，形成第三过孔105b可以采用干法刻蚀工艺。
[0055]当有源层104为氧化物半导体时，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使第二过孔105b同时贯穿所述刻蚀阻挡层105和栅绝缘层103，从而使得漏极106的非连接部的至少一部分可以直接与衬底101接触。其中，形成第二过孔105a的步骤可以与形成第三过孔105b的步骤同步进行。
[0056]进一步地，所述制作方法还包括在形成第一过孔之后进行的:形成包括像素电极109的图形，以使得像素电极109通过第一过孔与漏极106相连，如图6所示。
[0057]作为本发明的另一方面，提供一种阵列基板，如图5所示，包括衬底101和设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极102、与该栅极102绝缘间隔的有源层104、与有源层104电连接的源极107和漏极106，漏极106包括对应于有源层104所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与衬底101接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层108，钝化层108对应于所述非连接部的位置设置有第一过孔108a，第一过孔108a将非连接部的边界的至少一部分露出，并且所述非连接部被第一过孔108a露出的部分不超出所述非连接部与衬底接触的部分。本发明中的衬底可以为玻璃衬底。
[0058]在高分辨率的显示装置中，为了提高开口率，通常采用半搭孔的方式设置第一过孔，从而将非连接部的边界的一部分露出。这时，采用干法刻蚀形成第一过孔时，会从非连接部的边界外向下继续刻蚀掉绝缘层的一部分，导致漏极悬空。由于本发明中，所述非连接部被第一过孔露出的部分不超出所述非连接部与衬底接触的部分，因此，在制作阵列基板的过程中，干法刻蚀形成第一过孔时，所述非连接部被第一过孔露出的部分的下方不存在绝缘层，而是衬底，由于衬底的受刻蚀的影响较小，因而使得减小漏极悬空的现象减少，从而保证了阵列基板的质量。
[0059]如图6所示，所述阵列基板还包括像素电极109，像素电极109通过第一过孔与漏极106相连，所述非连接部被第一过孔108a露出的部分即，漏极106的非连接部与像素电极109所接触的部分。
[0060]具体地，如图5和图6所示，所述薄膜晶体管的栅极102位于所述有源层104与衬底101之间，所述薄膜晶体管的栅极102和有源层104之间设置有栅绝缘层103，栅绝缘层103上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。
[0061]进一步地，如图7至9所示，第一过孔108a在衬底上的正投影不超出第二过孔105a在衬底上的正投影，S卩，第一过孔108a的边界不超出第二过孔105a的边界，以保证漏极被第一过孔的部分不超出漏极与所述衬底接触的部分。
[0062]进一步地，所述薄膜晶体管的有源层为氧化物半导体，如图4所示，所述薄膜晶体管的源极107、漏极106和有源层104之间设置有刻蚀阻挡层105，刻蚀阻挡层105对应于源极107的位置和对应于漏极106的连接部的位置均设置有第三过孔，源极107和漏极106的连接部分别通过相应的第三过孔与有源层104相连，所述第二过孔同时贯穿刻蚀阻挡层105和栅绝缘层103。
[0063]作为本发明的再一方面，提供一种显示装置，包括本发明提供的上述阵列基板。
[0064]由于阵列基板中漏极的悬空现象减少，使得阵列基板的质量得以改善，因此，所述显示装置的质量也相应改善。
[0065]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种阵列基板的制作方法，其特征在于，包括: 形成包括有源层的图形； 形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触； 形成钝化层； 在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括在所述形成包括有源层的图形的步骤之前进行的: 形成包括栅极的图形和栅绝缘层； 所述制作方法还包括在所述形成包括有源层的图形的步骤之后进行的: 形成贯穿所述栅绝缘层的第二过孔，以使得所述非连接部的至少一部分通过所述第二过孔与衬底接触。3.根据权利要求2所述的制作方法，其特征在于，所述第一过孔在衬底上的正投影不超出所述第二过孔在衬底上的正投影。4.根据权利要求2所述的制作方法，其特征在于，所述有源层为氧化物半导体，所述制作方法还包括在所述形成包括有源层的图形的步骤和所述形成包括源极和漏极的图形的步骤之间进行的: 形成刻蚀阻挡层； 在所述刻蚀阻挡层上对应于源极的位置和对应于漏极的连接部的位置分别形成第三过孔，以使所述源极和漏极的连接部分别相应的第三过孔与所述有源层相连。5.根据权利要求4所述的制作方法，其特征在于，所述形成贯穿栅绝缘层的第二过孔的步骤在所述形成刻蚀阻挡层的步骤之后进行，以使所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。6.一种阵列基板，包括衬底和设置在该衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、与该栅极绝缘间隔的有源层、与该有源层电连接的源极和漏极，其特征在于，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与所述衬底接触，所述阵列基板还包括覆盖所述薄膜晶体管的钝化层，所述钝化层对应于所述非连接部的位置设置有第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并且所述非连接部被所述第一过孔露出的部分不超出所述非连接部与所述衬底接触的部分。7.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管的栅极位于有源层与所述衬底之间，所述薄膜晶体管的栅极和有源层之间设置有栅绝缘层，所述栅绝缘层上设置有第二过孔，所述非连接部的至少一部分通过第二过孔与衬底接触。8.根据权利要求7所述的阵列基板，其特征在于，所述第二过孔在衬底上的正投影超过所述第一过孔在衬底上的正投影。9.根据权利要求7所述的阵列基板，其特征在于，所述薄膜晶体管的有源层为氧化物半导体，所述薄膜晶体管的源极、漏极和有源层之间设置有刻蚀阻挡层，所述刻蚀阻挡层对应于源极的位置和对应于漏极的连接部的位置均设置有第三过孔，所述源极和漏极的连接部分别通过相应的第三过孔与所述有源层相连，所述第二过孔同时贯穿所述刻蚀阻挡层和所述栅绝缘层。10.一种显示装置，其特征在于，包括权利要求6至9中任意一项所述的阵列基板。
【专利摘要】本发明提供一种阵列基板及其制作方法和一种显示装置，所述阵列基板的制作方法包括：形成包括有源层的图形；形成包括源极和漏极的图形，所述源极和漏极均与所述有源层电连接，所述漏极包括对应于有源层所在区域的连接部和该连接部以外的非连接部，所述非连接部的至少一部分与阵列基板的衬底接触；形成钝化层；在钝化层的对应于所述非连接部的位置形成第一过孔，所述第一过孔将所述非连接部的边界的至少一部分露出，并使得所述非连接部被所述第一过孔露出的部分不超出所述非连接部与衬底接触的部分。本发明能够减少漏极悬空的现象发生。
【IPC分类】H01L21/77, H01L27/12
【公开号】CN105047611
【申请号】CN201510571512
【发明人】宋博韬, 黄寅虎, 邹志翔, 杨成绍, 尹炳坤, 万云海, 马骏
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2015年11月11日
【申请日】2015年9月9日