阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置。
【背景技术】
[0002]在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迀移率很低，而多晶硅材料虽然有较高的迀移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，用透明氧化物半导体膜来制作薄膜晶体管(TFT)的有源层，并应用于电子器件及光器件的技术受到广泛关注。
[0003]如图1和图2所示的是现有的氧化物薄膜晶体管阵列基板的结构示意图，在阵列基板的制作过程中，为了防止在刻蚀源漏极的过孔中，刻蚀液对有源层产生侵蚀而影响影响薄膜晶体管稳定性，通常在有源层和源漏极之间设置有刻蚀阻挡层，因此，整个制作工艺至少需要六次工艺，分别制作:栅极1、有源层2、刻蚀阻挡层3、源极4和漏极5、钝化层6上的过孔和像素电极7。从而使得工艺步骤较多，过程较复杂。
【发明内容】
[0004]本发明的目的在于提供一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置，以简化阵列基板的制作工艺。
[0005]为了实现上述目的，本发明提供一种阵列基板的制作方法，包括:
[0006]S1、形成包括栅极的图形；
[0007]S2、形成包括源极和漏极中的一者的图形；
[0008]S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；
[0009]S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；
[0010]其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。
[0011]优选地，所述步骤S2中形成的是包括漏极的图形，所述步骤SI和步骤S2同步进行，所述制作方法还包括在步骤SI之前进行的:
[0012]SO、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。
[0013]优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
[0014]优选地，所述制作方法还包括在步骤SO之前进行的:
[0015]在衬底上对应于漏极的区域形成凹槽，以使得像素电极的对应于漏极的部分以及漏极的沿其厚度方向的至少一部分位于所述凹槽内。
[0016]优选地，通过激光直写的方法形成所述凹槽。
[0017]优选地，步骤S0、步骤SI和步骤S2同步进行，同步进行的步骤包括:
[0018]S11、依次形成透明电极材料层、金属材料层和光刻胶层；
[0019]S12、利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得第一区域的光刻胶层被去除，第二区域的光刻胶层厚度小于第三区域的光刻胶层厚度，其中所述第三区域对应于源极和漏极所在区域，所述第二区域对应于像素电极上没有覆盖漏极的区域，所述第一区域对应于所述第二区域和所述第三区域以外的区域；
[0020]S13、进行第一次刻蚀，去除第一区域的透明电极材料层和金属材料层；
[0021]S14、对光刻胶进行灰化，以区域第二区域的光刻胶；
[0022]S15、进行第二次刻蚀，去除第二区域的金属材料层，形成包括栅极、漏极和像素电极的图形。
[0023]优选地，所述制作方法还包括在步骤S2和S3之间进行的:
[0024]S21、形成绝缘层；
[0025]S22、在所述绝缘层的对应于漏极的部分形成过孔，以使得有源层通过所述过孔与所述漏极相连。
[0026]相应地，本发明还提供一种阵列基板，包括设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，该有源层为金属氧化物半导体，所述源极和漏极中的一者位于所述有源层的靠近衬底的一侧，所述源极和漏极中的另一者覆盖所述有源层，所述源极、漏极和有源层均与所述栅极绝缘间隔。
[0027]优选地，所述漏极位于所述有源层的靠近衬底的一侧，所述源极覆盖所述有源层，所述阵列基板还包括与所述漏极电连接的像素电极。
[0028]优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
[0029]优选地，所述衬底的对应于所述漏极的区域设置有凹槽，所述像素电极对应于漏极的部分以及所述漏极的沿其厚度方向的至少一部分位于所述凹槽内。
[0030]优选地，所述阵列基板还包括绝缘层，所述绝缘层覆盖所述栅极，且所述绝缘层上对应于所述漏极的部分形成有过孔，所述有源层通过所述过孔与所述漏极相连。
[0031]相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
[0032]本发明中，由于所述源极和漏极中的另一者是覆盖有源层的，因此，进行构图工艺时，刻蚀液不会接触到有源层，不会侵蚀到有源层，因此，无需单独制作现有技术中的刻蚀阻挡层来保护有源层，从而减少了工艺步骤，简化了制作工艺。
【附图说明】
[0033]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0034]图1是现有技术中阵列基板的俯视图；
[0035]图2是图1的A-A剖视图；
[0036]图3是本发明的实施例中阵列基板的结构俯视图；
[0037]图4是图3的B-B剖视图；
[0038]图5是图3的C-C剖视图；
[0039]图6是同步形成栅极、漏极、像素电极时依次形成透明电极材料层、金属材料层和光刻胶层的示意图；
[0040]图7是对光刻胶层进行曝光显影后的结构示意图；
[0041]图8是对图7的结构进行第一次刻蚀后的结构示意图；
[0042]图9是对光刻胶层进行灰化后的结构示意图；
[0043]图10是对图9的结构进行第二次刻蚀后的结构示意图；
[0044]图11是将剩余的光刻胶剥离后的结构示意图。
[0045]其中，附图标记为:1、栅极；2、有源层；3、刻蚀阻挡层；4、源级；5、漏极；6、钝化层；7、像素电极；8、衬底；9、绝缘层；10、光刻胶层；la、金属材料层；7a透明电极材料层；
11、栅线；12、数据线。
【具体实施方式】
[0046]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0047]作为本发明的一方面，提供一种阵列基板的制作方法，包括以下步骤:
[0048]S1、形成包括栅极的图形；
[0049]S2、形成包括源极和漏极中的一者的图形；
[0050]S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层所述栅极绝缘间隔，所述有源层为金属氧化物半导体，例如，铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锡酸镉(Cd2Sn04)等；
[0051]S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；
[0052]其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。
[0053]在本发明中，源极和漏极中的一者位于有源层的靠近衬底的一侧，另一者覆盖有源层，因此，当栅极接收到扫描信号时，栅极周围形成电场，有源层上形成上下方向的导电沟道，以将源极和漏极导通。在现有技术中，当有源层为金属氧化物半导体时，为了构图工艺形成源漏极时的刻蚀液侵蚀有源层，需要在有源层上方形成刻蚀阻挡层，而本发明中，由于所述源极和漏极中的另一者是覆盖有源层的，因此，进行构图工艺时，刻蚀液不会接触到有源层，不会侵蚀到有源层，因此，无需单独制作现有技术中的刻蚀阻挡层来保护有源层，从而减少了工艺步骤，简化了制作工艺。
[0054]具体地，可以在所述步骤S2中形成源极、在步骤S4中形成漏极，或者，在步骤S2中形成漏极、在步骤S4中形成源极。可以理解的是，形成包括栅极的图形时，可以同时形成栅线和栅极；在形成源极时，可以同时形成数据线和源极。当步骤S2中形成的是源极时，需要在步骤SI和步骤S2之间形成绝缘层，以将栅线和数据线绝缘间隔开。
[0055]为了简化制作工艺，所述步骤S2形成的是包括漏极的图形，所述步骤SI和步骤S2同步进行，即，同时形成包括栅极的图形和包括漏极的图形，所述制作方法还包括在步骤Si之前进行的:
[0056]SO、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。如图4和图5所示，在形成像素电极7后，可以直接将漏极5制作在像素电极7上方。
[0057]进一步地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。可以将漏极、有源层、源极看作层叠结构，栅极位于该层叠结构的一侧，以使得有源层更容易受到栅极周围的电场的作用而形成导电沟道，将源极和漏极导通。
[0058]可以理解的是，由于栅极在衬底上的正投影与有源层在衬底上的正投影间隔开，即栅极位于有源层和漏极的一侧，因此，当像素电极直接形成在衬底上时，栅极会和漏极位于同一水平面上，而会低于有源层的位置。为了使得栅极导通时，产生的电场更好地对有源层起作用，可以将栅极和有源层位于同一水平面上。具体地，可以将栅极的位置增高，或者将有源层的位置降低。
[0059]作为本发明的一种【具体实施方式】，所述制作方法还包括在步骤SO之前进行的:
[0060]在衬底上对应于漏极的区域形成凹槽，以使得像素电极7的对应于漏极5的部分以及漏极5的沿其厚度方向的至少一部分位于所述凹槽内，如图4和图5所示，从而使得有源层2的位置降低，有利于导电沟道的形成。优选地，所述凹槽的深度可以满足，当像素电极7对应于漏极5的部分位于凹槽内且漏极5位于像素电极7上时，有源层2与栅极I平齐。
[0061]具体地，可以通过激光直写的方法形成所述凹槽，即利用激光源朝向衬底发射激光束，以在衬底上刻蚀出所述凹槽。和利用掩膜板进行的构图工艺相比，采用