Soi衬底的制造方法及soi衬底的制作方法

Soi衬底的制造方法及soi衬底的制作方法
【专利说明】SOI衬底的制造方法及SOI衬底
[0001]本申请是申请日为2010年5月13日、申请号为201010178206.5、发明名称为“SOI衬底的制造方法及SOI衬底”的中国发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种SOI (Silicon on Insulator:绝缘体上娃)衬底的制造方法、SOI衬底以及使用该衬底的半导体装置的制造方法。
【背景技术】
[0003]近年来，对利用在绝缘表面上存在有较薄的单晶半导体层的SOI (Silicon onInsulator:绝缘体上娃)衬底来代替大块状娃片进行了研讨。通过使用SOI衬底，可以减小由晶体管的漏极与衬底形成的寄生电容，为此SOI衬底因其可以提高半导体集成电路的性能而被受关注。
[0004]作为SOI衬底的制造方法之一，已知智能切割(注册商标)法(例如，参照专利文献I)。以下对利用智能切割法的SOI衬底的制造方法的概要进行说明。首先，利用离子注入法对硅片进行氢离子注入，以在离其表面有预定的深度处形成微小气泡层。接着，隔着氧化硅膜，将注入有氢离子的硅片与其他的硅片接合。然后，通过进行加热处理，将注入有氢离子的硅片的一部分以微小气泡层为边界分离为薄膜状，并在接合的其他的硅片上形成单晶娃月旲。
[0005]此外，还提出有一种利用该种智能切割法将单晶硅层形成在由玻璃构成的支撑衬底上的方法(例如，参照专利文献2)。与硅片相比，玻璃衬底容易实现大面积化，并且其是廉价的衬底，因此被主要用于液晶显示装置等的制造。通过使用玻璃衬底作为支撑衬底，可以制造大面积且廉价的SOI衬底。
[0006][专利文献I]日本专利申请公开H05-211128号公报
[0007][专利文献2]日本专利申请公开2005-252244号公报
[0008]当通过上述智能切割法等在玻璃衬底上形成单晶娃层时，与使娃片彼此贴合而制造SOI衬底时相比，会有硅层的表面的粗糙度变大的趋势。这种表面的粗糙在后面的工序中引发各种缺陷，而结果成为使半导体元件或半导体装置的成品率降低的主要因素。

【发明内容】

[0009]鉴于上述问题，所公开的本发明的一个方式的目的之一在于抑制当通过贴合玻璃衬底等支撑衬底和作为接合衬底的单晶半导体衬底制造SOI衬底时产生的硅层表面的粗糙。并且，所公开的本发明的另一目的在于通过抑制上述粗糙的产生来提高半导体装置的成品率。
[0010]在所公开的本发明的一个方式中，当通过贴合接合衬底和支撑衬底时，在接合衬底和支撑衬底的界面的一部分(特别是边缘部)意图性地形成不贴合的区域。下面进行详细的说明。
[0011]所公开的本发明的一个方式是一种SOI衬底的制造方法，包括以下步骤:通过对接合衬底照射加速了的离子来在该接合衬底中形成脆化区；在接合衬底或支撑衬底的表面上形成绝缘层；隔着绝缘层使接合衬底和支撑衬底贴合并在接合衬底和支撑衬底的一部分中形成不贴合的区域；以及通过进行热处理，在脆化区中分离接合衬底来在支撑衬底上形成半导体层。
[0012]在上述制造方法中，优选对半导体层照射激光。此外，通过在接合衬底或支撑衬底的表面形成凹部和凸部中的一方或双方来形成不贴合的区域。此外，通过将支撑衬底和接合衬底贴合时的按压力设定为20N/cm2以上来形成不贴合的区域。
[0013]优选将不贴合的区域的面积设定为1.0mm2以上。此外，优选将不贴合的区域形成在接合衬底的角部。此外，优选使接合衬底和支撑衬底的贴合从接合衬底的角部开始进展。此外，热处理的温度优选是500°C以下。
[0014]通过上述方法可以提供缺陷(尤其是，其直径是Iym以上的缺陷)的数密度例如是5.0个/cm2以下、优选是1.0个/cm 2以下的SOI衬底。此外，通过上述方法可以提供半导体层的表面的P-V是120nm以下的SOI衬底。此外，通过使用上述SOI衬底制造并提供半导体装置。
[0015]一般来说，SOI衬底是指具有在绝缘表面上设置有硅半导体层的结构的半导体衬底，但是在本说明书等中，作为包括在绝缘表面上设置有半导体层的结构的半导体衬底的概念而使用。换言之，用于SOI衬底的半导体层不局限于硅半导体层。此外，在本说明书等中，半导体衬底不但表示仅由半导体材料构成的衬底，而且表示包含半导体材料的所有的衬底。换言之，SOI衬底也包括在半导体衬底的范畴内。
[0016]注意，在本说明书等中，单晶是指在注目于某个晶轴时，该晶轴的方向在样品的任何部分都朝向相同方向的结晶。换言之，即使包含结晶缺陷或悬空键，只要是如上述那样晶轴方向一致的结晶，则都视为单晶。
[0017]此外，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。例如，显示装置和集成电路都包括在半导体装置的范畴内。此外，在本说明书等中，显示装置包括发光显示装置、液晶显示装置和利用电泳元件等的显示装置。发光显示装置包括发光元件，液晶显示装置包括液晶元件。其亮度由电流或电压控制的元件包括在发光元件的范畴内，具体包括无机EL(电致发光)和有机EL等。
[0018]在所公开的本发明的一个方式中，在贴合的界面的一部分(边缘部)意图性地形成不贴合的区域。由此，可以提供一种抑制半导体层表面产生粗糙的SOI衬底。并且，可以提高利用该SOI衬底的半导体装置的成品率。
【附图说明】
[0019]图1A至IF是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0020]图2A至2C是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0021]图3A和3B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
[0022]图4A至4G是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0023]图5A至5C是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0024]图6A和6B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
[0025]图7A至7G是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0026]图8A至8D是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0027]图9A和9B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
[0028]图1OA至1H是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0029]图1lA至IlD是示出SOI衬底及半导体装置的制造方法的一例的截面图；
[0030]图12A和12B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
[0031]图13A至13D是示出晶体管的制造方法的一例的截面图；
[0032]图14A至14D是示出晶体管的制造方法的一例的截面图；
[0033]图15A和15B分别是晶体管的平面图及截面图；
[0034]图16A和16B是示出硅层表面的状态的图；
[0035]图17A和17B是示出硅层表面的状态的图；
[0036]图18A和18B是示出硅层表面的状态的图；
[0037]图19是示出玻璃衬底表面的状态的一例的图；
[0038]图20是示出不贴合的区域的直径与缺陷数量的关系的图；
[0039]图2IA和2IB是示出表面粗度的比较结果的图。
【具体实施方式】
[0040]下面，关于本发明的实施方式将参照附图给予详细的说明。但是，本发明不局限于以下的实施方式的记载内容，所属技术领域的普通技术人员很容易理解:本发明的方式和细节可以在不脱离本说明书等所公开的发明的宗旨的条件下作各种各样的变换。此外，可以适当地组合根据不同的实施方式的结构来实施。而且，在以下说明的发明的结构中，对相同的部分或具有同样的功能的部分使用相同的附图标记，而省略其重复说明。
[0041]实施方式I
[0042]在本实施方式中，对SOI衬底的制造方法的一例，参照附图进行说明。具体而言，说明制造在支撑衬底上设置有单晶半导体层的SOI衬底的情况。
[0043]首先，准备支撑衬底100和单晶半导体衬底110 (参照图1A、图1B)。
[0044]作为支撑衬底100，可以使用由绝缘体构成的衬底。具体而言，可举出用于电子工业的各种玻璃衬底诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等、石英衬底、陶瓷衬底、蓝宝石衬底。另外，在上述玻璃衬底中，通过使其包含其量大于氧化硼的氧化钡，可以获得更实用的耐热玻璃。因此，在对玻璃衬底要求耐热性的时候，优选使用包含其量大于氧化硼的氧化钡的玻璃衬底。另外，在本实施方式中，说明使用玻璃衬底作为支撑衬底100的情况。通过使用可实现大面积化且廉价的玻璃衬底作为支撑衬底100，可以谋求实现低成本化。
[0045]此外，作为支撑衬底100也可以使用单晶硅衬底、单晶锗衬底等的半导体衬底。在作为支撑衬底100使用半导体衬底的时候，因为与使用玻璃衬底等的情况相比热处理的温度条件缓和，所以容易得到高质量的SOl衬底。在此，作为半导体衬底，也可以使用太阳能电池级娃(SOG-Si:Solar Grade Silicon)衬底等。此外，还可以使用多晶半导体衬底。在使用太阳能电池级硅或多晶半导体衬底的时候，与使用单晶硅衬底等的情况相比，可以抑制制造成本。
[0046]另外，由于所公开的本发明的一个方式是抑制起因于涉及贴合的衬底的材料等的差异而产生的半导体层表面的粗糙，所以当涉及贴合的衬底的材料等不同时很有效，但是即使在贴合利用相同的材料等的衬底的时候，也可以抑制表面的粗糙，在此观点上可以获得充分的效果。
[0047]至于上述支撑衬底100，优选预先对其表面进行清洗。具体而言，使用盐酸和过氧化氢以及纯水的混合液(HPM)、硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、稀释的氢氟酸(DHF)等对支撑衬底100进行超声波清洗。通过这种清洗处理，可以提高支撑衬底100表面的平坦性并去除残留在支撑衬底100表面的研磨粒子等。
[0048]作为单晶半导体衬底110，例如可以使用由第14族元素构成的单晶半导体衬底诸如单晶硅衬底、单晶锗衬底、单晶硅锗衬底等。此外，也可以使用诸如砷化镓、磷化铟等的化合物半导体衬底。作为市场上出售的硅衬底，典型的是直径为5英寸(125_)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)、直径为16英寸(400mm)的圆形的硅衬底。注意，单晶半导体衬底110的形状不局限于圆形，例如也可以加工为矩形等而使用。此外，可以通过CZ法及FZ(浮区)法制造单晶半导体衬底110。
[0049]从去除污染物的观点来看，优选预先使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、稀释的氢氟酸(DHF)等对单晶半导体衬底110的表面进行清洗。此外，也可以通过交替喷出稀释的氢氟酸和臭氧水进行清洗。
[0050]接着，在离单晶半导体衬底110的表面有预定的深度处形成脆化区112，然后，隔着绝缘层114贴合支撑衬底100和单晶半导体衬底110 (参照图1C、图1D)。
[0051]在本实施方式中，在绝缘层114表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部140，来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的区域(参照图1C)。通过形成凹部140，也可以暴露单晶半导体衬底110。像这样，通过形成不贴合的区域来可以制造分离的开端，因此可以抑制要形成的单晶半导体层表面的粗糙。另外，上述不贴合的区域的形成还有助于缓和膜应力。
[0052]另外，在本实施方式中，在绝缘层114中形成凹部140，但是所公开的本发明的一个方式不被解释为仅限定该结构。也可以形成凸部来代替凹部。当然可以组合凹部和凸部而形成凹凸部。
[0053]作为凹部的制造方法，有在形成绝缘层114之后的构图、利用激光照射等的打标(marking)、利用玻璃笔的打标等。此外，作为凸部的形成方法，有在形成绝缘层114之后的构图、利用激光照射等的打标(marking)、利用玻璃笔的打标和将适当大小的粒子附着到绝缘层114