一种高性能mosfet及其制造方法
【专利摘要】本发明公开了一种高性能MOSFET及其制造方法，所述元胞采用方形元胞，其特征在于：包括N型衬底、N型埋层、P型外延层、N型穿通区、n型漂移区、P型体沟道区、N型重掺源区、介质层、多晶栅极区、金属前介质层、源端金属、P型重掺杂区、漏端金属。所述制备流程为：n+硅片制备，埋层注入推结，生长n?外延，场氧生长，穿通区扩散，栅氧化层生长，多晶刻蚀，N漂移区注入推结，p型体沟道区注入推结，N+重掺杂源区注入退火，接触孔刻蚀，p+重掺杂区注入退火，金属淀积，刻蚀，合金、钝化、退火。
【专利说明】
一种高性能MOSFET及其制造方法
技术领域
[0001] 本发明涉及半导体器件及制造工艺，属于半导体技术领域，具体是一种高性能 MOSFET及其制造方法。
【背景技术】
[0002] 随着电力电子技术的不断进步，功率器件已得到极大程度的发展。从最开始的研 发出的LDMOS结构器件，LDMOS是横向导电，能够成功放大无线射频(RF)信号的，也较好地解 决了高耐压和大电流之间的矛盾，但是大大的增加了器件的面积；
[0003] 然后是现有技术中的垂直双扩散的功率VDMOS，VDMOS为纵向导电，使器件的耐压 水平和可靠性都有了很大程度的提高，但是其JFET区域会在导通的过程中形成较大的导通 电阻，这就阻碍了其大电流能力的发展，也是功率器件向降低功耗方向发展的较大阻力；
[0004] 再然后，现有技术中出现了带沟槽栅的Trench MOS结构，在Trench结构中，采用U 形槽结构，这样就能大大的减小JFET区的电阻，在器件耐压不变的情况下提高器件的电流 能力，但是其栅源寄生电容较大开关切换时间较长。
[0005] 任何器件都具有本身的优势与劣势，因此各类改善器件结构的实例不断出现。
[0006] 功率器件的应用场所越来越广泛，所以要求器件具有低的传导损耗，低的切换损 耗，低的驱动损耗等优点也理所当然。
[0007] 其中功率MOSFET在电力电子器件中占有重要的位置，最普遍的应用便是将来自电 网或者功率设备的交流电变换为直流电或者交流电，实现电能之间的相互变换。其中当功 率MOSFET作为HVM应用中负载电流的开关，作为负载开关使用时，由于切换时间通常较长， 因此装置的成本、尺寸及导通电阻是设计时考虑的重点。
[0008] 用于PffM应用时，晶体管必须在切换期间达到最低的功率损耗，对于促使MOSFET设 计更为挑战且时间成本更高的小型内部电容而言，这已成为另一项必要的需求，设计人员 需要特别注意闸极对汲极(Cgd)电容，因为这类电容决定了切换期间的电压瞬时时间，这是 影响切换功率损耗最重要的参数。
[0009] 因此综合考虑各个因数就成为设计人员一个非常困难的问题。
【发明内容】
[0010] 本发明的目的是解决现有技术中，器件的导通压降偏高，开关速度满，反向漏电流 较大，功耗高，寿命段和稳定性不足等问题。
[0011]为实现本发明目的而采用的技术方案是这样的，一种高性能MOSFET，所述元胞采 用方形元胞，其特征在于:包括N型衬底、N型埋层、P型外延层、N型穿通区、η型漂移区、P型体 沟道区、N型重掺源区、介质层、多晶栅极区、金属前介质层、源端金属、P型重掺杂区、漏端金 属。
[0012] 所述N型衬底上覆盖有N型埋层和P型外延层。所述N型埋层位于P型外延层的两端。
[0013] 所述N型穿通区覆盖于N型埋层的部分表面。所述N型穿通区与P型外延层相接触。
[0014] 所述P型体沟道区覆盖于P型外延层的部分表面。所述P型体沟道区位于P型外延层 上表面的中间位置。
[0015] 所述η型漂移区覆盖于P型外延层的部分表面。所述η型漂移区位于P型体沟道区与 N型穿通区之间的位置。
[0016] 所述P型体沟道区内部设置有N型重掺源区和P型重掺杂区。所述N型重掺源区的上 表面与P型体沟道区的上表面共面。
[0017] 所述P型重掺杂区的部分表面上覆盖有源端金属。所述源端金属位于N型重掺源区 之间。
[0018] 所述N型穿通区、η型漂移区、P型体沟道区和N型重掺源区的表面上覆盖有介质层。 所述介质层与源端金属相接触。
[0019] 所述多晶栅极区覆盖于介质层的部分表面。所述多晶栅极区在介质层下表面的投 影位置与所述P型体沟道区、N型重掺源区之间的位置相对应。
[0020] 所述金属前介质层覆盖于介质层和多晶栅极区的上方。
[0021 ]所述源端金属覆盖于金属前介质层和P型重掺杂区的部分表面。
[0022]所述N型衬底下表面覆盖有漏端金属。
[0023] 一种高性能MOSFET的制造方法，其特征在于，包括以下步骤：
[0024] 1)将预处理过后的N型衬底进行一次光刻，光刻刻蚀后，在N型衬底的两端进行N型 埋层去胶注入。
[0025] 2)将步骤1)中得到的处理过的构件表面上覆盖P型外延层，并热生长氧化层。
[0026] 3)将步骤2)中得到的构件进行二次光刻，光刻后，在P型外延层的两端进行N型穿 通区扩散，并热生长氧化层。
[0027] 4)将步骤3)中得到的构件上表面生长介质层。
[0028] 5)在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极。进行三次光刻，在P型 外延层的中间位置两边刻蚀出多晶栅极区。
[0029] 6)将步骤5)中得到的构件进行四次光刻，光刻后，进行η型漂移区的注入。
[0030] 7)将步骤6)中得到的构件进行五次光刻，光刻后，进行P型体沟道区的注入。
[0031] 8)将步骤7)中得到的构件进行六次光刻，光刻后，进行N型重掺源区的注入。
[0032] 9)将步骤8)中得到的构件进行七次光刻，刻蚀出接触孔，所述接触孔位于P型体沟 道区内部，所述接触孔还位于N型重掺源区之间。将接触孔位置进行离子注入，形成P型重掺 杂区。
[0033] 10)将介质层和多晶栅极区的上方覆盖金属前介质层。
[0034] 11)将金属前介质层和接触孔的表面覆盖源端金属。
[0035] 12)将所述N型衬底下表面覆盖漏端金属。
[0036] 13)将构件进行合金，炉温为550°C、时间为IOmin~30min、钝化；
[0037] 14)将构件进行八次光刻刻蚀出压焊点；低温退火，温度为500°C~510°C，恒温 30min；
[0038] 15)将步骤14)中得到的器件进行初测、切割、装架、烧结和封装测试。
[0039] 进一步，所述步骤1)中的预处理过程为将选择好的单晶片进行打标清洗、烘干后， 生长一层厚氧化层6000A~8000八。
[0040] 所述生长环境为：干加湿氧化条件下，温度为1100~1150°C，时间为IOOmin~ 120min〇
[0041 ] 所述步骤1)中离子注入的条件为:剂量lel5~5el5cm-2、能量40~80KeV。
[0042]再分布条件为:有氧条件下，温度为1000°C，氧化层厚度为4〇〇〇A~5000A。
[0043] 再退火过程：纯N2条件下，温度为1100~1150°C、时间为IOOmin~120min。并去除 预处理过程中产生的氧化层。
[0044] 进一步，所述步骤2)中覆盖P型外延层的过程中，温度为在1100°C~1150°C，厚度 为5~30μηι，电阻率为8~12Ω .cm。
[0045] 所述热生长的氧化层厚度为,5000~10000 Λ。
[0046] 进一步，所述步骤3)中采用恒定杂质表面浓度方法扩散，在扩散之前生长50~ IOOnm厚的氧化层。扩散结束后去除氧化层。
[0047] 所述恒定杂质表面浓度方法的扩散条件为:PCL3气体源、无氧环境，温度为1100~ 1150°C、时间为IOOmin ~1500min。
[0048] 所述步骤3)中热生长的氧化层厚度为5000~ΙΟΟΟΟΑ。
[0049] 所述步骤4)中采用全干法生长介质层，生长条件为:干氧条件下，温度为960°C、时 间为20~lOOmin。
[0050] 进一步，所述步骤5)中多晶硅栅极的厚度为500~1000 Λ。生长条件：纯N2环境 下，温度为760°C、时间为20~lOOrnin。
[0051 ]进一步，所述步骤6)中的注入过程采用带胶注入的方法，在注入之前生长40~ IOOnm厚的氧化层，离子注入条件为:剂量为5el2~lel4cm-2、能量为60~150KeV。再分布条 件为:无氧环境下，温度为11〇〇~1150°0、时间为20〇111；[11~300111；[11。
[0052] 所述步骤7)中的注入过程采用带胶注入的方法，离子注入条件为:剂量为IeH~ 5el4cm-2、能量为60~100KeV。再分布条件为：无氧环境下，温度为1100~1150°C、时间为 IOOmin~200min。
[0053] 所述步骤8)中的注入过程采用带胶注入的方法，离子注入条件为:剂量为lel5~ 5el5cm-2、能量为40~80KeV。再分布条件为:无氧条环境下，温度为950~1000°C、时间为 30min~60min〇
[0054] 所述步骤9)中的离子注入过程中：剂量为3el4~8el4cm_2、能量为20~60KeV。再 分布条件为:无氧环境下，温度为950~1000°C、时间为20min~40min。
[0055] 进一步，所述介质层（107)的材料为高k介质，包括Si02、Si3N4、Al 203、La203、Hf0^ Zr〇2；
[0056] 所述N型衬底（100)和P型外延层（102)为半导体材料，包括体硅、碳化硅、砷化镓、 磷化铟或锗硅。
[0057] 进一步，所述沟道为N型或P型。
[0058]本发明的技术效果是毋庸置疑的，本发明具有以下优点：
[0059] 1)本发明中的MOSFET可以将品质因数(Qg*Ron)与传统Trench-MOS相比提高两倍 以上
[0060] 2)本发明在仿真优化设计后，在电流能力为8A的条件下，其导通压降在36mV以下， 并且其寄生的二极管还可以将LDMOS的漏源压降钳位到二极管的击穿电压，这样LDMOS就不 会出现雪崩击穿事件。
[0061] 3)本发明主要应用在低压领域，其性能和现有的低压功率器件相比，得到了极大 改善。使器件具有极低导通压降，更快的开关速度，更小的反向漏电流，更低的功耗，更长的 寿命和更稳定的特性。
【附图说明】
[0062]图1是本发明的高性能MOSFET的立体结构图；
[0063]图2是本发明的高性能MOSFET的平面结构图；
[0064]图3是本发明的高性能MOSFET的埋层版图及其器件结构；
[0065]图4是本发明的高性能MOSFET的N型穿通区版图及其器件结构；
[0066]图5是本发明的高性能MOSFET的多晶栅极版图及其器件结构；
[0067]图6是本发明的高性能MOSFET的η型漂移区版图及其器件结构；
[0068]图7是本发明的高性能MOSFET的P型体沟道区版图及其器件结构。
[0069]图8是本发明的高性能MOSFET的N型重掺源区版图及其器件结构。
[0070]图9是本发明的高性能MOSFET的接触孔区版图及其器件结构。
[0071]图10是本发明的高性能MOSFET的Ml金属版图及其器件结构。
[0072] 图中：N型衬底100、Ν型埋层101、Ρ型外延层102、Ν型穿通区103、η型漂移区104、Ρ型 体沟道区105、Ν型重掺源区106、介质层107、多晶栅极区108、金属前介质层109、源端金属 110、Ρ型重掺杂区111、漏端金属112。
【具体实施方式】
[0073] 下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅 限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯 用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
[0074] 实施例1:
[0075]如图1和图2所示，一种高性能MOSFET，具体是一个横向的LDMOS并联一个寄生的纵 向二极管。
[0076] 其特征在于:包括N型衬底100、Ν型埋层101、？型外延层1024型穿通区103、11型漂 移区104、Ρ型体沟道区105、Ν型重掺源区106、介质层107、多晶栅极区108、金属前介质层 109、源2而金属110、P型重惨杂区111、漏2而金属112。
[0077] 所述N型衬底100上覆盖有N型埋层101和P型外延层102。所述N型埋层101位于P型 外延层102的两端。
[0078] 所述N型穿通区103覆盖于N型埋层101的部分表面。所述N型穿通区103与P型外延 层102相接触。
[0079] 所述P型体沟道区105覆盖于P型外延层102的部分表面。所述P型体沟道区105位于 P型外延层102上表面的中间位置。
[0080] 所述η型漂移区104覆盖于P型外延层102的部分表面。所述η型漂移区104位于P型 体沟道区105与N型穿通区103之间的位置。
[0081 ] 所述P型体沟道区105内部设置有N型重掺源区106和P型重掺杂区111。所述N型重 掺源区106的上表面与P型体沟道区105的上表面共面。
[0082] 所述P型重掺杂区111的部分表面上覆盖有源端金属110。所述源端金属110位于N 型重掺源区106之间。
[0083] 所述N型穿通区103、n型漂移区104、P型体沟道区105和N型重掺源区106的表面上 覆盖有介质层107。所述介质层107与源端金属110相接触。
[0084] 所述多晶栅极区108覆盖于介质层107的部分表面。所述多晶栅极区108在介质层 107下表面的投影位置与所述P型体沟道区105、N型重掺源区106之间的位置相对应。
[0085] 所述金属前介质层109覆盖于介质层107和多晶栅极区108的上方。
[0086] 所述源端金属110覆盖于金属前介质层109和P型重掺杂区111的部分表面。
[0087] 所述N型衬底100下表面覆盖有漏端金属112。
[0088 ]本实施例中的源端金属110和漏端金属112均属于AL材料。
[0089] 实施例2:
[0090] 一种高性能MOSFET的制造方法，其特征在于，包括以下步骤：
[0091] 1)如图3所示，将预处理过后的N型衬底100进行一次光刻，光刻刻蚀后，在N型衬底 100的两端进行N型埋层101去胶注入。
[0092] 所述预处理过程为将选择好的单晶片进行打标清洗、烘干后，生长一层厚氧化层 6000A~8000A。所述生长环境为：干加湿氧化条件下，温度为1100~1150°C，时间为 IOOmin~120min〇
[0093] 所述选择好的单晶片的片厚约500~700μπι，电阻率0.002~0.005Ω · cm。
[0094] 所述离子注入的条件为:剂量lel5~5el5cm_2、能量40~80KeV。再分布条件为:有 氧条件下，温度为1 〇〇〇 °c，氧化层厚度为4 OOOA~50001
[0095] 再退火过程：纯N2条件下，温度为1100~1150°C、时间为IOOmin~120min。并去除 预处理过程中产生的氧化层。
[0096] 2)将步骤1)中得到的处理过的构件表面上覆盖P型外延层102,并热生长氧化层。
[0097] 所述覆盖P型外延层102的过程中，温度为在1100°C~1150°C，厚度为5~30μπι，电 阻率为8~12 Ω · cm。
[0098] 所述热生长的氧化层厚度为5000~10000八。
[0099] 3)如图4所示，将步骤2)中得到的构件进行二次光刻，光刻后，在P型外延层102的 两端进行N型穿通区103扩散，并热生长氧化层。
[0?00]采用恒定杂质表面浓度方法扩散，在扩散之前生长50~IOOnm厚的氧化层。扩散结 束后去除氧化层。
[0101] 所述恒定杂质表面浓度方法的扩散条件为:PCL3气体源、无氧环境，温度为1100~ 1150°C、时间为IOOmin ~1500min。
[0102] 所述热生长的氧化层厚度为5000~10000Λ。
[0103] 4)将步骤3)中得到的构件上表面生长介质层107。
[0104] 采用全干法生长介质层107,生长条件为:干氧条件下，温度为960°C、时间为20~ IOOmin0
[0105] 5)如图5所示，在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极108。进行 三次光刻，在P型外延层102的中间位置两边刻蚀出多晶栅极区108。
[0106] 所述多晶硅栅极108的厚度为500~1000 Λ。生长条件：纯N2环境下，温度为760 °C、时间为20~lOOmin。
[0107] 6)如图6所示，将步骤5)中得到的构件进行四次光刻，光刻后，进行η型漂移区104 的注入。
[0108] 所述注入过程采用带胶注入的方法，在注入之前生长40~IOOnm厚的氧化层，离子 注入条件为:剂量为5e 12~I e 14cm-2、能量为60~150KeV。再分布条件为:无氧环境下，温度 为 1100 ~1150°C、时间为 200min ~300min。
[0109] 7)如图7所示，将步骤6)中得到的构件进行五次光刻，光刻后，进行P型体沟道区 105的注入。
[0110] 所述注入过程采用带胶注入的方法，离子注入条件为:剂量为IeH~5el4cm-2、能 量为60~lOOKeV。再分布条件为：无氧环境下，温度为1100~1150°C、时间为IOOmin~ 200min〇
[0111] 8)如图8所示，将步骤7)中得到的构件进行六次光刻，光刻后，进行N型重掺源区 106的注入。
[0112] 所述注入过程采用带胶注入的方法，离子注入条件为:剂量为lel5~5el5cm-2、能 量为40~80KeV。再分布条件为:无氧条环境下，温度为950~1000°C、时间为30min~60min。
[0113] 9)如图9所示，将步骤8)中得到的构件进行七次光刻，刻蚀出接触孔，所述接触孔 位于P型体沟道区105内部，所述接触孔还位于N型重掺源区106之间。将接触孔位置进行离 子注入，形成P型重掺杂区111。
[0114] 所述离子注入过程中：剂量为3el4~8el4cm_2、能量为20~60KeV。再分布条件为： 无氧环境下，温度为950~100CTC、时间为20min~40min。
[0115] 10)将介质层107和多晶栅极区108的上方覆盖金属前介质层109。
[0116] 11)如图10所示，将金属前介质层109和接触孔的表面覆盖源端金属110。
[0117] 12)将所述N型衬底100下表面覆盖漏端金属112。
[0118] 13)将构件进行合金，炉温为550°C、时间为IOmin~30min、钝化；
[0119] 14)将构件进行八次光刻刻蚀出压焊点；低温退火，温度为500°C~510°C，恒温 30min；
[0120] 15)将步骤14)中得到的器件进行初测、切割、装架、烧结和封装测试。
[0121] 实施例3:
[0122] 使用本发明进行正常工作时，多晶栅极区108上面加正压，源漏加正负压形成通 路，器件导通电流，电流经P型体沟道区105流经η型漂移区104，通过纵向结构N型穿通区 103、Ν型埋层101以及N型衬底100到漏极；
[0123] 使器件由开通转换为关断状态，只需栅极上的电压小于阈值电压即可，这样沟道 就夹断，器件开始关断。
[0124] 当器件处于关断状态时，只需设计出二极管区的反向耐压小于横向LDMOS的反向 耐压，就能实现寄生的二极管将LDMOS的漏源压降钳位到二极管的击穿电压，这样LDMOS就 不会出现雪崩击穿事件。
[0125]本发明主要应用在低压领域，其性能和现有的低压功率器件相比，得到了极大改 善。使器件具有极低导通压降，更快的开关速度，更小的反向漏电流，更低的功耗，更长的寿 命和更稳定的特性。
【主权项】
1. 一种高性能MOSFET，其特征在于：包括N型衬底（100)、N型埋层（101)、P型外延层 (102)、N型穿通区（103)、n型漂移区（104)、P型体沟道区（105)、N型重掺源区（106)、介质层 (107)、多晶栅极区（108)、金属前介质层（109)、源端金属（110)、P型重掺杂区（111)、漏端金 属(112); 所述N型衬底（100)上覆盖有N型埋层（101)和P型外延层（102);所述N型埋层（101)位于 P型外延层（102)的两端； 所述N型穿通区（103)覆盖于N型埋层（101)的部分表面;所述N型穿通区（103)与P型外 延层（102)相接触； 所述P型体沟道区（105)覆盖于P型外延层（102)的部分表面;所述P型体沟道区（105)位 于P型外延层（102)上表面的中间位置； 所述η型漂移区（104)覆盖于P型外延层（102)的部分表面;所述η型漂移区（104)位于P 型体沟道区（105)与Ν型穿通区（103)之间的位置； 所述Ρ型体沟道区（105)内部设置有Ν型重掺源区（106)和Ρ型重掺杂区（111);所述Ν型 重掺源区（106)的上表面与Ρ型体沟道区（105)的上表面共面； 所述Ρ型重掺杂区（111)的部分表面上覆盖有源端金属（110);所述源端金属（110)位于 Ν型重掺源区（106)之间； 所述Ν型穿通区（103)、η型漂移区（104)、Ρ型体沟道区（105)和Ν型重掺源区（106)的表 面上覆盖有介质层（107);所述介质层（107)与源端金属（110)相接触； 所述多晶栅极区（108)覆盖于介质层（107)的部分表面;所述多晶栅极区（108)在介质 层（107)下表面的投影位置与所述Ρ型体沟道区（105)、Ν型重掺源区（106)之间的位置相对 应； 所述金属前介质层（109)覆盖于介质层（107)和多晶栅极区（108)的上方； 所述源端金属（110)覆盖于金属前介质层（109)和Ρ型重掺杂区（111)的部分表面； 所述Ν型衬底(100)下表面覆盖有漏端金属（112)。2. -种高性能M0SFET的制造方法，其特征在于，包括以下步骤： 1) 将预处理过后的Ν型衬底（100)进行一次光刻，光刻刻蚀后，在Ν型衬底（100)的两端 进行Ν型埋层（101)去胶注入； 2) 将步骤1)中得到的处理过的构件表面上覆盖Ρ型外延层（102)，并热生长氧化层； 3) 将步骤2)中得到的构件进行二次光刻，光刻后，在Ρ型外延层（102)的两端进行Ν型穿 通区（103)扩散，并热生长氧化层； 4) 将步骤3)中得到的构件上表面生长介质层(107); 5) 在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极（108);进行三次光刻，在Ρ 型外延层（102)的中间位置两边刻蚀出多晶栅极区（108); 6) 将步骤5)中得到的构件进行四次光刻，光刻后，进行η型漂移区（104)的注入； 7) 将步骤6)中得到的构件进行五次光刻，光刻后，进行Ρ型体沟道区（105)的注入； 8) 将步骤7)中得到的构件进行六次光刻，光刻后，进行Ν型重掺源区（106)的注入； 9) 将步骤8)中得到的构件进行七次光刻，刻蚀出接触孔，所述接触孔位于Ρ型体沟道区 (105)内部，所述接触孔还位于Ν型重掺源区（106)之间；将接触孔位置进行离子注入，形成Ρ 型重掺杂区（111); 10) 将介质层（107)和多晶栅极区（108)的上方覆盖金属前介质层（109); 11) 将金属前介质层(109)和接触孔的表面覆盖源端金属（110); 12) 将所述N型衬底(100)下表面覆盖漏端金属（112)。3. 根据权利要求2所述的一种高性能MOSFET的制造方法，其特征在于:所述步骤1)中的 预处理过程为将选择好的单晶片进行打标清洗、烘干后，生长一层厚氧化层 6000A~8000八； 所述生长环境为:干加湿氧化条件下，温度为1100~1150°C，时间为lOOmin~120min; 所述步骤1)中离子注入的条件为:剂量lel5~5el5cm-2、能量40~80KeV; 再分布条件为:有氧条件下，温度为looo °c，氧化层厚度为4 oooA~5000/1; 再退火过程:纯N2条件下，温度为1100~1150°C、时间为lOOmin~120min;并去除预处 理过程中产生的氧化层。4. 根据权利要求2所述的一种高性能MOSFET的制造方法，其特征在于:所述步骤2)中覆 盖P型外延层（102)的过程中，温度为在1100°C~1150°C，厚度为5~30μπι，电阻率为8~12 Ω · cm； 所述热生长的氧化层厚度为5000~1Q00Q: L5. 根据权利要求2所述的一种高性能MOSFET的制造方法，其特征在于:所述步骤3)中采 用恒定杂质表面浓度方法扩散，在扩散之前生长50~100nm厚的氧化层;扩散结束后去除氧 化层； 所述恒定杂质表面浓度方法的扩散条件为:PCL3气体源、无氧环境，温度为1100~1150 °C、时间为lOOmin~1500min; 所述步骤3)中热生长的氧化层厚度为5000~1 ooooA; 所述步骤4)中采用全干法生长介质层（107)，生长条件为:干氧条件下，温度为960°C、 时间为20~lOOmin。6. 根据权利要求2所述的一种高性能MOSFET的制造方法，其特征在于:所述步骤5)中多 晶硅栅极（108)的厚度为500~1000 A;生长条件：纯N2环境下，温度为760°C、时间为20~ 100min〇7. 根据权利要求2所述的一种高性能MOSFET的制造方法，其特征在于:所述步骤6)中的 注入过程采用带胶注入的方法，在注入之前生长40~100nm厚的氧化层，离子注入条件为： 剂量为5el2~lel4cm-2、能量为60~150KeV;再分布条件为：无氧环境下，温度为1100~ 1150°C、时间为200min~300min; 所述步骤7)中的注入过程采用带胶注入的方法，离子注入条件为：剂量为lel4~ 5el4cm-2、能量为60~100KeV;再分布条件为：无氧环境下，温度为1100~1150°C、时间为 lOOmin~200min; 所述步骤8)中的注入过程采用带胶注入的方法，离子注入条件为：剂量为lel5~ 5e 15cm-2、能量为40~80KeV;再分布条件为:无氧条环境下，温度为950~1000°C、时间为 30min~60min; 所述步骤9)中的离子注入过程中：剂量为3el4~8el4cm-2、能量为20~60KeV;再分布 条件为:无氧环境下，温度为950~1000°C、时间为20min~40min。8. 根据权利要求1或2所述的一种高性能MOSFET的制造方法，其特征在于:所述介质层 (107)的材料为高k介质，包括Si0 2、Si3N4、Al2〇3、La2〇3、Hf0 2或Zr02; 所述N型衬底（100)和P型外延层（102)为半导体材料，包括体硅、碳化硅、砷化镓、磷化 铟或锗娃。9. 根据权利要求1或2所述的一种高性能MOSFET的制造方法，其特征在于:所述沟道为N 型或P型。
【文档编号】H01L29/06GK106057902SQ201610621131
【公开日】2016年10月26日
【申请日】2016年8月2日
【发明人】刘建, 刘青, 税国华, 张剑乔, 陈文锁
【申请人】重庆中科渝芯电子有限公司