氧化物半导体tft基板的制作方法及其结构的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种氧化物半导体TTF基板的制作方法及其结构。
【背景技术】
[0002]平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(Liquid Crystal Display，IXD)及有机电致发光显不装置(Organic Light Emitting Display, OLED)。
[0003]薄膜晶体管(Thin Film Transistor，TFT)是平面显示装置的重要组成部分。由于TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、0LED等平面显示装置上。
[0004]氧化物半导体TFT技术是当前的热门技术。由于氧化物半导体具有较高的电子迀移率，而且相比低温多晶娃(Low Temperature Poly Silicon，LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，可以应用于IXD、0LED、柔性显示(Flexible)等领域，且与高世代生产线兼容，可应用于大中小尺寸显示，具有良好的应用发展前景。
[0005]现有的较为成熟的氧化物半导体TFT基板的结构是具有刻蚀阻挡层(etch-stopper layer，ESL)的结构。图1至图5按先后顺序示意出了现有常见的氧化物半导体TFT基板的制作方法的工艺流程:第一步是在基板100上沉积第一金属层，使用第一道光罩对第一金属层进行图案化处理，形成栅极200 ;第二步是沉积栅极绝缘层300 ;第三步是沉积氧化物半导体膜，使用第二道光罩对氧化物半导体膜进行图案化处理，形成氧化物半导体层400 ;第四步是沉积蚀刻阻挡层500，使用第三道光罩对蚀刻阻挡层500进行图案化处理；第五步是沉积第二金属层，使用第四道光罩对第二金属层进行图案化处理，形成源/漏极600。
[0006]上述现有常见的氧化物半导体TFT基板的制作方法存在以下几个问题:一、除基板100外，其它各层分别需要使用一道光罩通过一次完整的光刻制程(包括黄光、蚀刻、剥离等工序)来进行图案化处理，所需的光罩数量较多，工序流程较长，生产效率较低，生产成本较高；二、氧化物半导体层400与栅极绝缘层300、蚀刻阻挡层500的界面容易受到蚀刻液、剥离液的污染，存在造成TFT性能下降的风险；三、源/漏极600与氧化物半导体层400的接触面积较小，接触电阻较大，TFT的开态电流较低。
【发明内容】
[0007]本发明的目的在于提供一种氧化物半导体TFT基板的制作方法，能够减少光罩数量，降低生产成本，提高生产效率，增大TFT的源/漏极与氧化物半导体层的接触面积，减小接触电阻，提高TFT的开态电流。
[0008]本发明的另一目的在于提供一种氧化物半导体TFT基板结构，其生产成本低、生产效率高，TFT的源/漏极与氧化物半导体层的接触面积较大，接触电阻较小，TFT的开态电流较高。
[0009]为实现上述目的，本发明首先提供一种氧化物半导体TFT基板的制作方法，包括如下步骤:
[0010]步骤1、提供一基板，在该基板上沉积第一金属层，使用第一道光罩对所述第一金属层进行图案化处理，形成栅极；
[0011]步骤2、在所述栅极与基板上依次连续沉积栅极绝缘层、氧化物半导体层、及蚀刻阻挡层；
[0012]步骤3、使用第二道半色调光罩或狭缝衍射光罩对所述氧化物半导体层与蚀刻阻挡层进行图案化处理，于栅极上方的栅极绝缘层上先形成层叠的岛状氧化物半导体层与岛状蚀刻阻挡层，再形成分别位于岛状氧化物半导体层与岛状蚀刻阻挡层两侧的盲孔；
[0013]所述盲孔的深度大于岛状蚀刻阻挡层的厚度，小于岛状蚀刻阻挡层与岛状氧化物半导体层的厚度之和；
[0014]步骤4、在所述岛状蚀刻阻挡层与栅极绝缘层上沉积第二金属层，使用第三道光罩对所述第二金属层进行图案化处理，形成源/漏极；
[0015]所述源/漏极经由所述盲孔的底面及部分孔壁接触所述岛状氧化物半导体层。
[0016]所述步骤3具体包括:
[0017]步骤31、在所述蚀刻阻挡层上涂布光阻，使用半色调光罩或狭缝衍射光罩对所述光阻进行曝光、显影，得到位于所述栅极正上方的光阻层，所述光阻层的两侧分别具有一凹陷区域，位于凹陷区域内的光阻层的厚度小于位于凹陷区域以外的光阻层的厚度；
[0018]步骤32、以整个光阻层为遮蔽层，先后对蚀刻阻挡层进行干蚀刻，对氧化物半导体层进行湿蚀刻，形成层叠的岛状氧化物半导体层与岛状蚀刻阻挡层；
[0019]步骤33、去除位于所述凹陷区域内的光阻层，剩余位于凹陷区域以外的光阻层；
[0020]步骤34、以剩余的光阻层为遮蔽层，先后对岛状蚀刻阻挡层进行干蚀刻，对岛状氧化物半导体层进行湿蚀刻，形成分别位于岛状氧化物半导体层与岛状蚀刻阻挡层两侧的盲孑L ；
[0021]步骤35、去除剩余的光阻层。
[0022]所述岛状氧化物半导体层的材料为IGZ0。
[0023]所述岛状蚀刻阻挡层的材料为氧化硅、氮化硅或二者的组合。
[0024]所述栅极绝缘层的材料为氧化硅、氮化硅或二者的组合。
[0025]所述栅极与源/漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
[0026]所述步骤I通过物理气相沉积工艺沉积第一金属层，通过湿蚀刻对第一金属层进行图案化处理。
[0027]所述步骤2依次通过化学气相沉积工艺沉积栅极绝缘层、通过溅射工艺沉积氧化物半导体层、通过化学气相沉积工艺沉积蚀刻阻挡层。
[0028]所述步骤4通过物理气相沉积工艺沉积第二金属层，通过湿蚀刻对第二金属层进行图案化处理。
[0029]本发明提供的一种氧化物半导体TTF基板结构，其特征在于，包括基板、设于所述基板上的栅极、覆盖所述栅极与基板的栅极绝缘层、于所述栅极上方设于栅极绝缘层上的层叠的岛状氧化物半导体层与岛状蚀刻阻挡层、及源/漏极；
[0030]所述岛状氧化物半导体层与岛状蚀刻阻挡层的两侧分别设有一盲孔，所述盲孔的深度大于岛状蚀刻阻挡层的厚度，小于岛状蚀刻阻挡层与岛状氧化物半导体层的厚度之和；所述源/漏极经由所述盲孔的底面及部分孔壁接触所述岛状氧化物半导体层。
[0031]本发明的有益效果:本发明提供的一种氧化物半导体TTF基板的制作方法，通过连续成膜栅极绝缘层、氧化物半导体层、及蚀刻阻挡层，使用一道半色调光罩或狭缝衍射光罩对所述氧化物半导体层与蚀刻阻挡层进行图案化处理，先形成层叠的岛状氧化物半导体层与岛状蚀刻阻挡层，再形成分别位于岛状氧化物半导体层与岛状蚀刻阻挡层两侧的盲孔，能够减少光罩数量，降低生产成本，提高生产效率；且所述盲孔的深度大于岛状蚀刻阻挡层的厚度，小于岛状蚀刻阻挡层与岛状氧化物半导体层的厚度之和，源/漏极经由所述盲孔的底面及部分孔壁接触所述岛状氧化物半导体层，能够增大源/漏极与岛状氧化物半导体层的接触面积，减小接触电阻，提高TFT的开态电流。本发明提供的一种氧化物半导体TTF基板结构，设有层叠的岛状氧化物半导体层与岛状蚀刻阻挡层，所述岛状氧化物半导体层与岛状蚀刻阻挡层的两侧分别设有一盲孔，所述盲孔的深度大于岛状蚀刻阻挡层的厚度，小于岛状蚀刻阻挡层与岛状氧化物半导体层的厚度之和，源/漏极经由所述盲孔的底面及部分孔壁接触所述岛状氧化物半导体层，使得该氧化物半导体TTF基板的生产成本低、生产效率高，源/漏极与氧化物半导体层的接触面积较大，接触电阻较小，TFT的开态电流较高。
【附图说明】
[0032]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
[0033]附图中，
[0034]图1至图5分别为现有常见的氧化物半导体TFT基板的制作方法的第一步至第五步的不意图；
[0035]图6为本发明的氧化物半导体TFT基板的制作方法的流程图；
[0036]图7为本发明的氧化物半导体TFT基板的制作方法的步骤I的示意图；
[0037]图8为本发明的氧化物半导体TFT基板的制作方法的步骤2的示意图；
[0038]图9至图13为本发明的氧化物半导体TFT基板的制作方法的步骤3的示意图；
[0039]图14为本发明的氧化物半导体TFT基板的制作方法的步骤4的示意图暨本发明的氧化物半导体TFT基板结构的示意图。
【具体实施方式】
[0040]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0041]请参阅图6，本发明提供一种氧化物半导体TTF基板的制作方法，包括如下步骤:
[0042]步骤1、如图7所示，提供一基板1，在该基板I上沉积第一金属层，使用第一道普通光罩对所述第一金属层进行图案化处理，形成栅极2。
[0043]具体地，该步骤I通过物理气相沉积(Physical Vapor Deposit1n, PVD)工艺沉积第一金属层，然后涂布光阻、对光阻进行曝光、显影，再通过湿蚀刻对第一金属层进行图案化处理。
[0044]所述基板I为玻璃基板。
[0045]所述第一金属层的材料为钼(Mo)、钛(Ti)、招(Al)、铜(Cu)中的一种或多种的堆栈组合。
[0046]步骤2、如图8所示，在所述栅极2与基板I上依次连续沉积栅极绝缘层3、氧化物半导体层4’、及蚀刻阻挡层5’。
[0047]由于所述栅极绝缘层3、氧化物半导体层4’、及蚀刻阻挡层5’连续成膜，相比于现有技术，能够避免因各层单独成膜、蚀刻造成的蚀刻液、剥离液对各层接触界面的污染，提高接触面质量，从而有助于保证TFT的性能。
[0048]具体地，该步骤2依次通过化学气相沉积(Chemical Vapor Deposit1n, CVD)工艺沉积栅极绝缘层3、通过溅射工艺沉积氧化物半导体层4’、通过化学气相沉积工艺沉积蚀刻阻挡层5’。
[0049]所述栅极绝缘层3与蚀刻阻挡层5’的材料为氧化硅(S1x)、氮化硅(SiNx)或二者的组合。所述氧化物半导体层4’的材料为铟镓锌氧化物(Indium Gallium Zinc Oxide，IG