一种tft阵列基板及其制备方法、显示装置的制造方法
【专利摘要】本发明公开一种TFT阵列基板及其制备方法、显示装置，涉及显示技术领域，为实现阵列基板的窄沟道设计而发明。所述TFT阵列基板包括承载基底，在所述承载基底上形成有空间垂直交叉的栅线和数据线，所述栅线和数据线限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，具体而言，在所述源极的上方形成有绝缘层，所述绝缘层中制作有漏极沟槽，所述漏极位于所述漏极沟槽中并通过有源层与所述源极相连。本发明提供的TFT阵列基板用于制作显示装置。
【专利说明】
一种TFT阵列基板及其制备方法、显示装置
技术领域
[0001]本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制备方法、显示装置。
【背景技术】
[0002]在TFT-LCD (ThinFi ImTransi stor-LiquidCry sta IDi sp lay，薄膜场效应晶体管液晶显示器)行业中，主要是通过像素电极和公共电极之间产生的电场，来控制液晶分子的转动，达到所要显示画面的效果。像素电极的电位能否达到要求值，主要是由TFT的开启电流1n决定的。
[0003]相同工艺条件下，TFT的宽长比(W/L，W为沟道宽度，指沟道的起点至终点延伸的距离;L为沟道长度，指TFT的源极和漏极之间的距离)对TFT的性能起很大作用。在其他条件不变的情况下，TFT的宽长比越大，其性能越好，像素电极的电位能够更容易达到要求值。TFT宽长比的增加可以通过增加沟道宽度W或减小沟道长度L来实现。
[0004]然而增加沟道宽度W会增大TFT的尺寸，减小开口率。减小沟道长度L既能增大TFT的宽长比又能减小TFT的尺寸，增大开口率。因此，减小沟道长度L是增加TFT宽长比的最佳选择。
【发明内容】
[0005]本发明的目的在于提供一种TFT阵列基板及其制备方法、显示装置，用于在不引起短路风险并保证TFT性能的前提下，减小沟道长度L，实现阵列基板的窄沟道设计，同时使阵列基板的开口率增大。
[0006]为了实现上述目的，本发明提供如下技术方案:
[0007]本发明的第一方面提供一种TFT阵列基板，包括承载基底，在所述承载基底上形成有空间垂直交叉的栅线和数据线，所述栅线和数据线限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，其中，在所述源极的上方形成有绝缘层，所述绝缘层中制作有漏极沟槽，所述漏极位于所述漏极沟槽中并通过有源层与所述源极相连。
[0008]在上述TFT阵列基板的一个实施方案中，所述TFT阵列基板为底栅结构，所述绝缘层为钝化层，且可以在所述漏极上方直接形成所述像素电极。
[0009]在底棚■结构的实施方案中，不论是TN(twistednematic liquid crystal mode,液晶分子扭曲角为90度的液晶模式)模式，还是ADS(ADvanced Super Dimens1n Switch，高级超维场转换技术，利用处于同一平面内的电极产生的横向电场使液晶产生偏转来实现图像显示的模式)模式，所述TFT阵列基板上都设有公共电极线。其中TN模式下，各公共电极线用作存储电容;ADS模式下，各公共电极线用于与像素电极一起产生使液晶分子偏转的电场。但TN模式和ADS模式下不同行的公共电极线都需要通过过孔进行连接。因此在本发明中，所述公共电极线上方设有公共电极绝缘层，所述公共电极绝缘层中制作有公共电极过孔，所述公共电极过孔中填充有漏极材料。
[0010]在上述底栅结构的TFT阵列基板中，可以在所述漏极材料上方直接形成过孔连接线。
[0011]并且，在底栅结构的TFT阵列基板中，所述公共电极过孔与所述漏极沟槽可以在同一次构图工艺中形成，所述漏极材料与所述漏极可以在同一次构图工艺中形成，所述像素电极与所述过孔连接线可以在一次构图工艺中形成。
[0012]在上述TFT阵列基板的另一个实施方案中，所述TFT阵列基板为顶栅结构，所述绝缘层为所述源极和漏极之间的绝缘层。
[0013]基于上述TFT阵列基板的技术方案，本发明的第二方面提供一种TFT阵列基板的制备方法，包括:
[0014]步骤1、在承载基底上形成栅线和栅极、栅绝缘层、有源层、数据线和源极；
[0015]步骤2、在形成有所述栅线和栅极、栅绝缘层、有源层、数据线和源极的承载基底上沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜中形成漏极沟槽；
[0016]步骤3、在形成有所述漏极沟槽的承载基板上沉积漏极金属薄膜，通过构图工艺形成漏极，所述漏极通过所述有源层与所述源极相连。
[0017]所述步骤I具体包括:在承载基底上沉积栅金属层，通过构图工艺形成栅线和栅极，所述栅线和栅极相连;在形成有所述栅线和栅极的承载基底上沉积栅绝缘层薄膜，形成栅绝缘层;在形成有所述栅绝缘层的承载基底上沉积有源层薄膜和数据金属层薄膜，通过构图工艺形成有源层、数据线和源极，且所述数据线和源极相连。
[0018]在所述步骤I中通过构图工艺形成栅线和栅极的同时，所述制备方法还包括:形成公共电极线。
[0019]在所述步骤2中通过构图工艺形成漏极沟槽的同时，所述制备方法还包括:在所述钝化层薄膜中形成公共电极过孔，所述公共电极过孔位于所述公共电极线上方。
[0020]在所述步骤3中通过构图工艺形成漏极的同时，所述制备方法还包括:在所述公共电极过孔中填充漏极材料。
[0021]此外，在上述步骤3之后，所述制备方法还包括步骤4、在形成有所述漏极的承载基板上沉积像素电极金属薄膜，通过构图工艺形成像素电极，所述像素电极与所述漏极直接相连。
[0022]在所述步骤4中通过构图工艺形成像素电极的同时，所述制备方法还包括:形成过孔连接线。
[0023]基于上述TFT阵列基板的技术方案，本发明的第二方面还提供了另一种TFT阵列基板的制备方法，包括:
[0024]步骤21、在承载基底上形成有源层、数据线和源极；
[0025]步骤22、在形成有所述有源层、数据线和源极的承载基底上沉积绝缘层薄膜，通过构图工艺在所述绝缘层薄膜中形成漏极沟槽；
[0026]步骤23、在形成有所述漏极沟槽的承载基板上沉积漏极金属薄膜，通过构图工艺形成漏极，所述漏极通过所述有源层与所述源极相连。
[0027]在所述步骤23之后，所述方法还包括:
[0028]步骤24、在形成有所述漏极的承载基板上形成栅绝缘层、栅极、钝化层和像素电极。
[0029]基于上述TFT阵列基板的技术方案，本发明的第三方面提供一种显示装置，包括上述的TFT阵列基板。
[0030]本发明提供的TFT阵列基板及其制备方法、显示装置中，漏极位于钝化层中的漏极沟槽内，这样漏极和源极之间通过钝化层间隔开，因此可以将TFT沟道的长度L缩小且不发生源极和漏极短路的风险，这样能够实现阵列基板的窄沟道设计，这个窄沟道设计能够在保证TFT性能的前提下，增大TFT阵列基板的开口率。
【附图说明】
[0031]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0032]图1a为本发明实施例提供的底栅结构TFT阵列基板的平面示意图；
[0033]图1b为图1a所示TFT阵列基板的A-A线剖视图；
[0034]图1c为本发明实施例提供的一种顶栅结构TFT阵列基板的剖视图；
[0035]图1d为本发明实施例提供的另一种顶栅结构TFT阵列基板的剖视图；
[0036]图2a为本发明实施例提供的底栅结构TFT阵列基板上形成栅线和栅极、栅绝缘层、有源层、数据线和源极的平面示意图；
[0037]图2b为图2a所示TFT阵列基板的B-B线剖视图；
[0038]图3为本发明实施例提供的底栅结构TFT阵列基板上形成漏极的剖视图。
[0039]附图标记:
[0040]101、201-承载基底 102-栅线[0041 ]103-数据线104-像素电极
[0042]105、204-栅绝缘层 106、202-有源层
[0043]107、205-钝化层 21-栅极
[0044]22-源极23-漏极
[0045]24-漏极沟槽203-绝缘层
[0046]301-公共电极线 302-公共电极过孔
[0047]303-漏极材料304-过孔连接线
【具体实施方式】
[0048]为便于理解，下面结合说明书附图，对本发明实施例提供的TFT阵列基板及其制备方法、显示装置进行详细描述。
[0049]请参阅图1a和图1b，本发明实施例提供的TFT阵列基板包括承载基底101，在承载基底101上形成有空间垂直交叉的栅线102和数据线103，所述栅线102和数据线103限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极104，所述薄膜晶体管的栅极21与栅线102连接、源极22与数据线103连接、漏极23与像素电极104连接，且在图1a和图1b所示的底栅结构的实施例中，在源极22的上方形成有钝化层107，钝化层107中制作有漏极沟槽24，漏极23位于漏极沟槽24中并通过有源层106与源极22相连。
[0050]现有技术中TFT阵列基板的源极和漏极位于同一层且在一次构图工艺中形成，因此按照现有的TFT阵列基板结构和制备工艺，减小沟道长度L容易引起源极和漏极短路风险，而且技术实现较复杂。但是在本实施例中，漏极23位于钝化层107中的漏极沟槽24内，这样漏极23和源极22不位于同一层，二者之间通过钝化层107间隔开，因此可以将TFT沟道的长度L缩小且不发生源极22和漏极23短路的风险，这样能够实现阵列基板的窄沟道设计，而这样的窄沟道设计能够在保证TFT性能的前提下，增大TFT阵列基板的开口率。
[0051 ]在TFT阵列基板底栅结构的实施例中，源极21和漏极22之间的绝缘层为钝化层。而如图1c和Id所示，在TFT阵列基板顶栅结构的实施例中，源极21和漏极22之间的绝缘层需要单独制作。
[0052]在图1c所示的结构中，TFT阵列基板由下至上依次包括:承载基板201，在承载基板201上制作的有源层202，在有源层202上方形成的数据线和源极22，在源极22上方形成的绝缘层203，在绝缘层203中形成漏极23，在漏极上方形成的栅绝缘层204，在栅绝缘层204上形成的栅线和栅极21，在栅线和栅极21上方形成的钝化层205，图1c未显示在钝化层上形成像素电极。
[0053]图1d所示的结构与图1c相似，所不同的是，首先在承载基板201上形成数据线和源极22，之后形成有缘层202，在有源层202上方形成绝缘层203，在绝缘层203中形成漏极23。此后的结构与图1c所示相同，此处不再赘述。
[0054]同样地，在顶栅结构的TFT阵列基板中，漏极23和源极22不位于同一层，二者之间通过绝缘层203间隔开，因此可以将TFT沟道的长度L缩小且不发生源极22和漏极23短路的风险，这样能够实现阵列基板的窄沟道设计。
[0055]上述底栅和顶栅结构TFT阵列基板的窄沟道设计所适用的沟道形状包括:U形、双U形、L形、半圆形或一字形等多种不同的沟道形状，适用性好。
[0056]作为对上述底栅结构实施例的一种改进，还可以在漏极23的上方直接形成像素电极104。在现有的TFT阵列基板结构中，TFT的漏极需要通过过孔与像素电极相连，为此在过孔下方需要制备较大尺寸的漏极金属引线以保证漏极与像素电极连接的可靠性，而该金属引线严重影响了开口率。在漏极23上方直接形成像素电极104之后，漏极23和像素电极104不需要借助过孔而是直接连接，避免了制作尺寸较大的金属引线，从而能够进一步增大TFT阵列基板的开口率。
[0057]此外，所述底栅结构TFT阵列基板上还设有多条并列的公共电极线301，这些公共电极线301在某些情况下需要通过公共电极过孔进行桥接。而过孔的深度越大、数量越多，越容易在显示面板上产生污渍状不良。作为对上述实施例的一种改进，可以在上述公共电极线301上方的公共电极绝缘层中制作公共电极过孔302，本实施例中该公共电极绝缘层可以为钝化层107。但并不限于钝化层107，该公共电极绝缘层可以为使各平行的公共电极线彼此绝缘的任何绝缘层。制作公共电极过孔302之后，可以在公共电极过孔302中填充漏极材料303。这样，通过漏极材料303填充公共电极过孔302，使公共电极过孔302的孔深减小，降低显示面板表面产生污渍状(即，panel strain)等不良的几率。
[0058]在一些情况下，漏极材料303甚至可以充满整个公共电极过孔302，并使不同的公共电极过孔302彼此连接。作为改进，不论漏极材料303是否已经连接了不同的公共电极过孔302，都可以在漏极材料303上方再直接形成过孔连接线304。当漏极材料303仅填充公共电极过孔302的一部分时，过孔连接线304可以连接不同的公共电极过孔。当漏极材料303已经连接了不同的公共电极过孔时，过孔连接线304可以加强该连接。
[0059]需要说明的是，这里通过填充漏极材料303减小过孔深度的做法，不局限于公共电极过孔302，其他类似情况下的过孔也可以适用。
[0060]并且，在本发明实施例提供的底栅结构TFT阵列基板中，所述公共电极过孔302可以与所述漏极沟槽24在同一次构图工艺中形成，所述漏极材料303可以与所述漏极24在同一次构图工艺中形成，所述过孔连接线304可以与所述像素电极104在一次构图工艺中形成。这样通过一次构图工艺同时做出可以减少构图工艺的次数，节省成本。
[0061]除上述TFT阵列基板之外，本发明实施例还提供了一种底栅结构TFT阵列基板的制备方法，具体包括下面的步骤。该制备方法可参考图2a、图2b、图3以及图1a和图1 b所示。
[0062]步骤1、在承载基底101上形成栅线102和栅极21、栅绝缘层105、有源层106、数据线103和源极22 ；如图2a和2b所示，该步骤I具体包括:
[0063]首先，在承载基底101上沉积栅金属层，通过构图工艺形成栅线102和栅极21，所述栅线102和栅极21相连；
[0064]其次，在形成有所述栅线102和栅极21的承载基底101上沉积栅绝缘层薄膜，形成栅绝缘层105;
[0065]最后，在形成有所述栅绝缘层105的承载基底101上沉积有源层薄膜和数据金属层薄膜，通过构图工艺形成有源层106、数据线103和源极22，但不形成漏极23，且所述数据线103和源极22相连。
[0066]在此步骤I中，暂不形成漏极23，为后续漏极23的制备做准备工作。
[0067]在所述步骤I中通过构图工艺形成栅线102和栅极22的同时，所述制备方法还包括:在所述TFT阵列基板上形成公共电极线301。将栅线102、栅极21和公共电极线301在一次构图工艺中形成，可以节省成本。此外，公共电极线301可以采用ITO材料(氧化铟锡)制成，而不必使用栅金属材料。
[0068]步骤2、在形成有所述栅线102和栅极21、栅绝缘层105、有源层106、数据线103和源极22的承载基底101上沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜中形成漏极沟槽23和钝化层107;
[0069]在所述步骤2中通过构图工艺形成漏极沟槽24和钝化层107的同时，所述制备方法还包括:在所述钝化层薄膜中形成公共电极过孔302，所述公共电极过孔302位于所述公共电极线301的上方。将漏极沟槽24和公共电极过孔302在一次构图工艺中形成，可以节省成本。
[0070]步骤3、在形成有所述漏极沟槽24和钝化层107的承载基板101上沉积漏极金属薄膜，通过构图工艺形漏极23，所述漏极23通过所述有源层106与所述源极22相连；
[0071]具体如图3所示，在所述步骤3中通过构图工艺形成漏极23的同时，所述制备方法还包括:在所述公共电极过孔302中填充漏极材料303。将漏极23和漏极材料303在一次构图工艺中形成，可以节省成本。
[0072]此外，上述制备方法还可以包括步骤4、在形成有所述漏极23的承载基板101上沉积像素电极金属薄膜，通过构图工艺形成像素电极104，所述像素电极104与所述漏极23直接相连。
[0073]在所述步骤4中通过构图工艺形成像素电极104的同时，所述制备方法还包括:形成过孔连接线304。将像素电极104和过孔连接线304在一次构图工艺中形成，可以节省成本。
[0074]经过步骤4之后，所形成的TFT阵列基板结构即如图1a和Ib所示。
[0075]此外，本发明实施例还提供了一种顶栅结构TFT阵列基板的制备方法，具体包括下面的步骤:
[0076]步骤21、在承载基底上形成有源层、数据线和源极；
[0077]在步骤21中，有源层的制作顺序与数据线和源极的制作顺序可以互换。
[0078]步骤22、在形成有所述有源层、数据线和源极的承载基底上沉积绝缘层薄膜，通过构图工艺在所述绝缘层薄膜中形成漏极沟槽；
[0079]步骤23、在形成有所述漏极沟槽的承载基板上沉积漏极金属薄膜，通过构图工艺形成漏极，所述漏极通过所述有源层与所述源极相连。
[0080]在所述步骤23之后，所述方法还包括:
[0081]步骤24、在形成有所述漏极的承载基板上形成栅绝缘层、栅极、钝化层和像素电极。
[0082]经过步骤24之后，所形成的TFT阵列基板结构即如图1c或图1d所示。
[0083]最后，基于上述TFT阵列基板的实施例，本发明实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的TFT阵列基板。该显示装置能够达到与上述TFT阵列基板相同的技术效果，此处不再赘述。
[0084]在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0085]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种TFT阵列基板，包括承载基底，在所述承载基底上形成有空间垂直交叉的栅线和数据线，所述栅线和数据线限定出像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，其特征在于，在所述源极的上方形成有绝缘层，所述绝缘层中制作有漏极沟槽，所述漏极位于所述漏极沟槽中并通过有源层与所述源极相连。2.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板为底栅结构，所述绝缘层为钝化层，且在所述漏极上方直接形成所述像素电极。3.根据权利要求2所述的TFT阵列基板，其特征在于，所述TFT阵列基板上还设有公共电极线，所述公共电极线的上方设有公共电极绝缘层，所述公共电极绝缘层中制作有公共电极过孔，所述公共电极过孔中填充有漏极材料。4.根据权利要求3所述的TFT阵列基板，其特征在于，在所述漏极材料上方直接形成过孔连接线，所述过孔连接线连接不同的公共电极过孔。5.根据权利要求4所述的TFT阵列基板，其特征在于，所述公共电极过孔与所述漏极沟槽在同一次构图工艺中形成，所述漏极材料与所述漏极在同一次构图工艺中形成，所述像素电极与所述过孔连接线在一次构图工艺中形成。6.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板为顶栅结构，所述绝缘层为所述源极和漏极之间的绝缘层。7.一种TFT阵列基板的制备方法，其特征在于，包括: 步骤1、在承载基底上形成栅线和栅极、栅绝缘层、有源层、数据线和源极； 步骤2、在形成有所述栅线和栅极、栅绝缘层、有源层、数据线和源极的承载基底上沉积钝化层薄膜，通过构图工艺在所述钝化层薄膜中形成漏极沟槽； 步骤3、在形成有所述漏极沟槽的承载基板上沉积漏极金属薄膜，通过构图工艺形成漏极，所述漏极通过所述有源层与所述源极相连。8.根据权利要求7所述的TFT阵列基板的制备方法，其特征在于，所述步骤I具体包括: 在承载基底上沉积栅金属层，通过构图工艺形成栅线和栅极，所述栅线和栅极相连； 在形成有所述栅线和栅极的承载基底上沉积栅绝缘层薄膜，形成栅绝缘层； 在形成有所述栅绝缘层的承载基底上沉积有源层薄膜和数据金属层薄膜，通过构图工艺形成有源层、数据线和源极，且所述数据线和源极相连。9.根据权利要求7或8所述的TFT阵列基板的制备方法，其特征在于，在所述步骤I中通过构图工艺形成栅线和栅极的同时，所述制备方法还包括: 形成公共电极线。10.根据权利要求9所述的TFT阵列基板的制备方法，其特征在于，在所述步骤2中通过构图工艺形成漏极沟槽的同时，所述制备方法还包括: 在所述钝化层薄膜中形成公共电极过孔，所述公共电极过孔位于所述公共电极线上方。11.根据权利要求10所述的TFT阵列基板的制备方法，其特征在于，在所述步骤3中通过构图工艺形成漏极的同时，所述制备方法还包括: 在所述公共电极过孔中填充漏极材料。12.根据权利要求7或8所述的TFT阵列基板的制备方法，其特征在于，在所述步骤3之后，所述方法还包括: 步骤4、在形成有所述漏极的承载基板上沉积像素电极金属薄膜，通过构图工艺形成像素电极，所述像素电极与所述漏极直接相连。13.根据权利要求12所述的TFT阵列基板的制备方法，其特征在于，在所述步骤4中通过构图工艺形成像素电极的同时，所述制备方法还包括: 形成过孔连接线。14.一种TFT阵列基板的制备方法，其特征在于，包括: 步骤21、在承载基底上形成有源层、数据线和源极； 步骤22、在形成有所述有源层、数据线和源极的承载基底上沉积绝缘层薄膜，通过构图工艺在所述绝缘层薄膜中形成漏极沟槽； 步骤23、在形成有所述漏极沟槽的承载基板上沉积漏极金属薄膜，通过构图工艺形成漏极，所述漏极通过所述有源层与所述源极相连。15.根据权利要求14所述的TFT阵列基板的制备方法，其特征在于，在所述步骤23之后，所述方法还包括: 步骤24、在形成有所述漏极的承载基板上形成栅绝缘层、栅极、钝化层和像素电极。16.—种显示装置，包括如权利要求1-6任一项所述的TFT阵列基板。
【文档编号】H01L27/12GK105932026SQ201610389132
【公开日】2016年9月7日
【申请日】2016年6月2日
【发明人】顾可可, 杨妮, 胡伟, 李少茹, 刘信, 齐智坚, 侯宇松
【申请人】京东方科技集团股份有限公司, 重庆京东方光电科技有限公司