一种用于阻抗测试的印刷电路板的制作方法
【专利摘要】本实用新型提供了一种用于阻抗测试的印刷电路板，用于阻抗测试的印刷电路板，所述印刷电路板的一层或多层中具有测试不同阻抗的多组阻抗线，所述印刷电路板包括：阻抗条，所述阻抗条内具有至少两组同类型的阻抗线。本实用新型可以有效减少阻抗条的数量，降低制作的复杂度及工作量。
【专利说明】—种用于阻抗测试的印刷电路板
【技术领域】
[0001]本实用新型涉及印制电路板(PCB)【技术领域】，具体而言，涉及一种用于阻抗测试的 印刷电路板。
【背景技术】
[0002]在制作PCB时，生产厂家对设计的PCB外延，以拼板的形式制作阻抗条。通过测试 阻抗条上的样本走线的阻抗，可以大致确定PCB内同样宽度的走线的阻抗。
[0003]该阻抗条内具有特定阻抗值的样本走线称为阻抗线。阻抗线可以分为两种，一种 是特性阻抗线，是指在给定线路参数的无限长传输线路上，行波的电压与电流具有固定比 值的走线；另一种是差分阻抗线，是指应用于差分放大电路，利用电路参数的对称性和负反 馈作用，有效地稳定静态工作点，以放大差模信号抑制共模信号为显著特征，广泛应用于直 接耦合电路和测量电路的输入级的两条平行走线。
[0004]在现有技术中，每根阻抗条每层只能放一组阻抗线。其中，一组阻抗线是指一根特 性阻抗线，或者两根差分阻抗线。如图1所示，图1a示出了 PCB的第一层，阻抗条10中设 置了一条特性阻抗线20 (图中黑色部分)；图1b示出了 PCB的第二层，该层无阻抗线，为铜 面设计；图1c示出了 PCB的第三层，阻抗条10中设置了一条特性阻抗线20。
[0005]在现有技术中，当为了阻抗测试需要，在一层中需要制作测试不同阻抗的多组阻 抗线时，就需要制作多根阻抗条，阻抗条的多少根据拥有阻抗线最多的层来决定。例如，第 二层要求有5组不同阻抗值的阻抗线，是所有拥有阻抗线最多的层，而其他层只要求1-4组 不同阻抗值的阻抗线。那么按照现有技术的制作方法，就要制作至少5根阻抗条来满足测 试要求。
[0006]然而，阻抗条的个数越多，所需的钻孔数量越多，所耗费的材料就越多。不仅制作 复杂，而且会造成材料的浪费。
实用新型内容
[0007]本实用新型提供一种用于阻抗测试的印刷电路板，以减少阻抗条的数量，降低制 作的复杂度及工作量。
[0008]本实用新型实施例提供的用于阻抗测试的印刷电路板，包括:
[0009]一种用于阻抗测试的印刷电路板，所述印刷电路板的一层或多层中具有测试不同 阻抗的多组阻抗线，所述印刷电路板包括:阻抗条，所述阻抗条内具有至少两组同类型的阻 抗线。
[0010]优选地，所述同类型的阻抗线为特性阻抗线或差分阻抗线；并且，一组特性阻抗线 包含一条特性阻抗线，一组差分阻抗线包含两条差分阻抗线。
[0011]优选地，所述印刷电路板各层中，每层只有一组阻抗线或者任意具有阻抗线的两 层不相邻，所述阻抗条的宽度为0.3inch ;或者
[0012]所述印刷电路板各层中，同层具有两种不同类型的阻抗线，或者至少有一组相邻的两层中都具有相同或不同类型的阻抗线，所述阻抗条的宽度为0.4inch ;或者
[0013]所述印刷电路板各层中，同层具有大于两组阻抗线，所述阻抗条的宽度为
0.5inch。
[0014]优选地，所述阻抗条的长度为5-8inch。
[0015]优选地，具有特性阻抗线的阻抗条长度为5inch+(同一根特性阻抗线)0.2*N ；
[0016]具有特性阻抗线的阻抗条长度为5inch+(同一根差分阻抗线)0.4*N ；
[0017]其中，N为所述阻抗条内阻抗线的总组数。
[0018]优选地，所述阻抗条中的特性阻抗线为4组；或者所述阻抗条中的差分阻抗线为3组。
[0019]优选地，所述印刷电路板具有同层不同组的同类型阻抗线，并且所述同类型阻抗 线的参考层不同，所述不同组的同类型阻抗线位于不同的阻抗条内。
[0020]优选地，同层不同组的阻抗线间距大于50mil。
[0021]本实用新型实施例提供的用于阻抗测试的PCB，其上的阻抗条同时包括至少两组 同类型的阻抗线，也就是说，将特性阻抗线尽量做在一根阻抗条上，将测试所需的差分阻抗 线也尽量做在一根阻抗条上。从而大大减少了 PCB上的阻抗条个数，所需的钻孔数量相应 减少，降低制作的复杂度及工作量。并且由于阻抗条所需宽度减少，所耗费的材料减少。
【专利附图】
【附图说明】
[0022]图1a示出了现有技术中PCB的第一层；
[0023]图1b示出了现有技术中PCB的第二层；
[0024]图1c示出了现有技术中PCB的第三层；
[0025]图2a示出了本实用新型中PCB的第一层；
[0026]图2b示出了本实用新型中PCB的第二层；
[0027]图2c示出了本实用新型中PCB的第三层；
[0028]图2d示出了本实用新型中PCB的第四层。
【具体实施方式】
[0029]下面将参考附图并结合实施例，来详细说明本实用新型。
[0030]本实用新型的PCB中，将测试所需的同类型的阻抗线放在一根阻抗条上，即将特 性阻抗线尽量做在一根阻抗条上，将测试所需的差分阻抗线也尽量做在一根阻抗条上。由 于一组差分阻抗线为两条，而一组特性阻抗线为一条，所以即使差分阻抗线的宽度略小于 特性阻抗线(通常情况下二者设计宽度一致)，在同样的阻抗条宽度下，特性阻抗线的组数 要多于差分阻抗线。比如，每根阻抗条每层可以放置的阻抗线分别为:特性阻抗线可以放置 4组，差分阻抗线可以放置3组。再比如，第二层有5组不同阻抗值的阻抗线，其中特性阻抗 线3组，差分阻抗线2组，按照上述的制作方式，如果第二层是拥有阻抗线最多的层，那么本 实用新型制作出来的阻抗条个数就只有2根。
[0031]按照现有的电路板对阻抗线的需求，利用本实用新型，可以用两根阻抗条就可以 满足阻抗的测试要求。由于阻抗条个数的减少，所需的钻孔数量相应减少，并且由于阻抗条 所需宽度减少，所耗费的材料减少。[0032]需要说明的是，在实际应用中，也可以将不同类型的阻抗线设计在一根阻抗条上， 即一根阻抗条既包含特性阻抗线，又包含差分阻抗线。但基于现有测量仪器的限制，即测量 特性阻抗和差分阻抗的探头不一样，因此，在进行不同性质的阻抗时需要不断更换探头，会 降低工作效率。而且，由于特性阻抗线与差分阻抗线阻抗值的产生原理不同，对量测会产生 信号干扰，影响测量结构的准确性。但随着测量仪器性能的改进，上述将不同类型的阻抗线 设计在一根阻抗条上也是完全可行的，具有实际应用价值。
[0033]基于上述思路，本实用新型的阻抗测试板:
[0034]可使用如下具体的设置规则:
[0035]a.阻抗条宽度
[0036]在一个具体例子中，阻抗条宽度可以分别为0.3inch、0.4inch、0.5inch。其中:每 层只有一种阻抗或者无两层阻抗相邻情况的均可用0.3inch,同层有两种阻抗线或者有两 层阻抗相邻情况的用0.4inch,同层有大于两组阻抗线的用0.5inch。上述数值只是为表 明，当区分为三种情况时，阻抗条宽度的大小关系，兼顾了实际制作难度和空间节省，在另 外的实施例中，其他数值也是可行的。
[0037]一根阻抗条中的特性阻抗线可设4组，差分阻抗线可设3组。
[0038]对于特性阻抗条，阻抗条长度可以是5inch+0.2*N ；
[0039]或者，对于差分阻抗条，阻抗条长度可以是5inch+0.4*N。
[0040]其中，5inch为基数，即特性阻抗条最短为5.2inch,差分阻抗条最短为5.4inch。N 为阻抗线总组数。
[0041]依据现有的阻抗量测工具，阻抗条的量测长度在3-8inch，现有技术将阻抗条固定 在比较易量测的6inch。
[0042]在本实用新型的实际应用中，为实现效率提升和成本控制，可以将阻抗条的长度 范围设计在5-8inch之间。
[0043]b.测试孔的设置
[0044]测试孔的设置可以与现有技术相同，例如，孔pitch0.1inch,孔径1.1mm,内外层 ring环8mil, pad到铜IOmiI,防焊开窗单边5mil。
[0045]c.所有特性阻抗线独立一根阻抗条，所有差分阻抗线独立一根阻抗条。
[0046]d.同层不同组的阻抗(特性阻抗线线或差分阻抗线)线参考层(参考层是指为阻抗 量测时所需要的接地层，与要量测的信号层相对应，形成一个量测回路)不同，可以新增一 根阻抗条。不同层的阻抗(单线或双线)线参考层相同，则无需新增一根阻抗条。
[0047]e.如果某一根阻抗条的某一层既是信号层，又是地层，需要新增一根阻抗条分开 其不同功能。
[0048]f.特性阻抗条每层最多设计4组阻抗线(包括相邻层相加数量)，差分阻抗条每 层最多设计3组阻抗线(包括相邻层相加数量)。
[0049]g.同层不同组的阻抗线间距保证50mil以上(隔离铜条宽度lOmil，线到铜 20mil)。间距的计算，以中点为计算点。
[0050]h.阻抗线下方参考层设计为铜面，隔层参考相邻层需挖铜。(例如，L3层与L4层 都有差分阻抗线，具有共同的参考层为L2和L5，因此，为了把这种相邻的信号层放在同一 根阻抗条上，L3层的阻抗线为了与L5层配对，需在L4层挖铜，其位置对应与L3层的阻抗线。
[0051]1.排线规则同层由上到下，线宽可以由粗到细。
[0052]按照如上规则得到的阻抗条制作信息如下表1。
[0053]表1:
[0054]
【权利要求】
1.一种用于阻抗测试的印刷电路板，所述印刷电路板的一层或多层中具有测试不同阻 抗的多组阻抗线，其特征在于，所述印刷电路板包括:阻抗条，所述阻抗条内具有至少两组 同类型的阻抗线。
2.根据权利要求1所述的用于阻抗测试的印刷电路板，其特征在于，所述同类型的阻 抗线为特性阻抗线或差分阻抗线；并且，一组特性阻抗线包含一条特性阻抗线，一组差分阻 抗线包含两条差分阻抗线。
3.根据权利要求2所述的用于阻抗测试的印刷电路板，其特征在于，所述印刷电路板各层中，每层只有一组阻抗线或者任意具有阻抗线的两层不相邻，所 述阻抗条的宽度为0.3inch ;或者所述印刷电路板各层中，同层具有两种不同类型的阻抗线，或者至少有一组相邻的两 层中都具有相同或不同类型的阻抗线，所述阻抗条的宽度为0.4inch ;或者所述印刷电路板各层中，同层具有大于两组阻抗线，所述阻抗条的宽度为0.5inch。
4.根据权利要求2所述的用于阻抗测试的印刷电路板，其特征在于，所述阻抗条的长 度为 5_8inch。
5.根据权利要求4所述的用于阻抗测试的印刷电路板，其特征在于，具有特性阻抗线的阻抗条长度为5inch+0.2*N ；具有特性阻抗线的阻抗条长度为5inch+0.4*N ；其中，N为所述阻抗条内阻抗线的总组数。
6.根据权利要求2所述的用于阻抗测试的印刷电路板，其特征在于，所述阻抗条中的 特性阻抗线为4组；或者所述阻抗条中的差分阻抗线为3组。
7.根据权利要求2所述的用于阻抗测试的印刷电路板，其特征在于，所述印刷电路板 具有同层不同组的同类型阻抗线，并且所述同类型阻抗线的参考层不同，所述不同组的同 类型阻抗线位于不同的阻抗条内。
8.根据权利要求2?7任一所述的用于阻抗测试的印刷电路板，其特征在于，同层不同 组的阻抗线间距大于50mil。
【文档编号】H05K1/02GK203416499SQ201320484051
【公开日】2014年1月29日 申请日期:2013年8月8日 优先权日:2013年8月8日
【发明者】王新全 申请人:北大方正集团有限公司, 重庆方正高密电子有限公司, 方正信息产业控股有限公司