、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。优选地，在根据本发明的一个实施例中，如图1和图2所示，半导体衬底110包括硅基底111、形成在硅基底111表面处的掩埋层112以及形成在掩埋层112之上的外延层113。掩埋层112的注入元素可以有多种。在根据本发明的一个优选实施例中，掩埋层112的注入元素可以为锑(Sb)。LDMOS器件100的体区120、漂移区130、深掺杂区140、栅极150、源极160、漏极170以及体区引出区180等部件或区域可以形成在外延层113上。这种结构的半导体衬底210具有良好的隔离效果以及较小的寄生电容。
[0028]如上文中所述，LDMOS器件100的体区120和深掺杂区140具有第一导电类型，而漂移区130具有不同于体区120和深掺杂区140的第二导电类型。一般来说，半导体器件中的导电类型主要包括两种，即:P型掺杂和N型掺杂。其中，P型掺杂的主要掺杂元素包括B和P，而N型掺杂的主要掺杂元素为As。在根据本发明的一个优选实施例中，第一导电类型可以为P型掺杂，相应地，第二导电类型可以为N型掺杂。即体区120和深掺杂区140为P型掺杂，而漂移区130为N型掺杂。
[0029]掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。一般来说，漂移区130的掺杂浓度较低，相当于在源区160和漏区170之间形成一个高阻层，能够提高击穿电压，并减小了源极160和漏极170之间的寄生电容，有利于提高频率特性。例如，在根据本发明的一个实施例中，漂移区130的注入剂量可以为 1.5 X 112 ?5 X 1012cnT2。
[0030]体区120的掺杂浓度相对较高，注入剂量相应地也高。例如，在根据本发明的一个实施例中，体区120的注入剂量可以为I X 113?3X 1013cnT2。
[0031]深掺杂区140的导电类型可以与体区120的导电类型相同，而二者的掺杂浓度可以不同。作为示例，深掺杂区140的掺杂浓度可以低于体区120的掺杂浓度。相应地，在注入的过程中，深掺杂区140的注入剂量可以低于体区120的注入剂量。作为示例，在根据本发明的一个实施例中，体区120的注入剂量可以为I X 113?3X 113CnT2。形成深掺杂区140的离子注入的剂量可以为IXlO12?5X1012cnT2。需要说明的是，由于深掺杂区140的注入深度需要大于体区120的注入深度，因此，在通过离子注入形成深掺杂区140时，离子的能量较高，而在通过离子注入形成体区120时，离子的能量较低。作为示例，在根据本发明的一个实施例中，形成深掺杂区140时的离子注入的能量为600KeV?lOOOKeV，形成体区120时的离子注入的能量为160KeV?300KeV。
[0032]作为示例，在根据本发明的一个优选实施例中，如图1和图2所示，在漂移区130内且在栅极150与漏极170之间形成有第一隔离结构190A。第一隔离结构可以为浅沟槽隔离区(STI, Shallow Trench Isolat1n)。浅沟槽隔离区内一般可以填充有低介电材料。例如氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他任何合适的低介电材料等。第一隔离结构190A能够隔离源极160和漏极170，进而能够有效地增大LDMOS器件100的击穿电压。
[0033]此外，在体区120内且在源极160与体区引出区180之间形成有第二隔离结构190B。第二隔离结构190B同样可以为浅沟槽隔离区，其内同样地可以填充有低介电材料。例如氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他任何合适的低介电材料等。第二隔离结构190B能够隔离源极160与体区引出区180。
[0034]综上所述，根据本发明的LDMOS器件具有从体区120向下延伸，并横向地向漂移区130延伸至至少与漂移区130邻接的深掺杂区140。该深掺杂区140内的电子或空穴能够与漂移区130内的一部分空穴或电子中和，从而在体区120与漂移区130之间形成较宽的耗尽层，提高击穿电压。
[0035]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种LDMOS器件，其特征在于，所述LDMOS器件包括: 半导体衬底； 体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型； 环绕所述体区的深掺杂区，其从所述体区向下延伸，并横向地向所述漂移区延伸至至少与所述漂移区邻接，所述深掺杂区具有第一导电类型； 栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述漂移区的一部分； 源极和漏极，其位于所述栅极的两侧并分别形成于所述体区和所述漂移区内；以及 体区引出区，其形成在所述体区内且与所述源极间隔开。
2.如权利要求1所述的LDMOS器件，其特征在于，所述深掺杂区的边缘与所述体区的边缘在所述横向上的距离为0.2μπι?0.7μπι。
3.如权利要求1所述的LDMOS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
4.如权利要求1所述的LDMOS器件，其特征在于，在所述漂移区内且在所述栅极与所述漏极之间形成有第一隔离结构。
5.如权利要求1所述的LDMOS器件，其特征在于，在所述体区内且在所述源极与所述体区引出区之间形成有第二隔离结构。
6.如权利要求1所述的LDMOS器件，其特征在于，所述深掺杂区的掺杂浓度低于所述体区的掺杂浓度。
7.如权利要求6所述的LDMOS器件，其特征在于，所述体区的离子注入剂量为IXlO13 ?3X1013cm_2。
8.如权利要求6所述的LDMOS器件，其特征在于，所述深掺杂区的离子注入剂量为IXlO12 ?5X1012cm_2。
9.如权利要求1所述的LDMOS器件，其特征在于，所述半导体衬底包括硅基底、形成在所述硅基底表面处的掩埋层以及形成在所述掩埋层之上的外延层。
10.如权利要求9所述的LDMOS器件，其特征在于，所述掩埋层中的掺杂剂为锑。
【专利摘要】本发明公开一种LDMOS器件。所述LDMOS器件包括：半导体衬底；体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；环绕所述体区的深掺杂区，其从所述体区向下延伸，并横向地向所述漂移区延伸至至少与所述漂移区邻接，所述深掺杂区具有第一导电类型；栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述漂移区的一部分；源极和漏极，其位于所述栅极的两侧并分别形成于所述体区和所述漂移区内；以及体区引出区，其形成在所述体区内且与所述源极间隔开。根据本发明的LDMOS器件能够提高击穿电压。
【IPC分类】H01L29-06, H01L29-78
【公开号】CN104835842
【申请号】CN201410045965
【发明人】方磊
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年8月12日
【申请日】2014年2月8日