与标准ISO 11898-1兼容的通信。可替代地，也可以使用其它CAN控制器110a。M_CAN IP模块、以及尤其是整个总线接口单元10a的功能特别优选地以FPGA (现场可编程门阵列，可编程逻辑器件)Fl的一部分的形式来实现，其中FPGA Fl在此还至少部分地实现外部单元2000的功能。这在图2中用围绕单元100a、2000的配备附图标记Fl的虚线来表明。通过在同一 FPGA Fl中集成总线接口单元10a以及外部单元2000，得出单元100a、2000之间的特别有效的数据传输可能性，因为例如可以动用FPGA内部总线或数据传输系统。在制造商Altera的FPGA类型的情况下，例如可以动用Altera FPGA的所谓的Avalon接口，所述Avalon接口使得能够对多个在同一 FPGA Fl中表明的部件或单元进行有效数据连接。特别优选地，在FPGA Fl的情况下例如可以使用“Avalon Memory Mapped Interface(Avalon存储器映射接口)(Avalon-MM)”类型的接口，以便在单元100a、2000的部分之间建立数据连接。
[0025]在图2中绘出的配置的情况下，根据本发明的控制单元120a (亦参见图1中的附图标记120)的功能被分布到多个功能块、即基本上为功能块122a、124a、126a、128a上，这在后面予以进一步阐述。
[0026]在一个有利的实施方式中，设置第一功能块122a，该第一功能块122a也可以被称为“主机服务”并且被构造为控制总线接口单元10a的运行。第一功能块122a尤其是可以被构造为从外部单元2000接收控制数据和/或配置数据，由此使根据本发明的控制单元120a能够尤其是与外部单元2000的进一步运行无关或去耦合地将控制数据和/或配置数据直接输送给总线控制单元110a。通过这种方式，可以例如在如下的运行状况下向总线控制单元IlOa输送控制数据和/或配置数据:在所述运行状况下，通过CAN总线1a的数据通信特别少地受到控制数据和/或配置数据的传输的妨害。
[0027]根据一个实施方式，所述控制数据例如可以包括控制命令，所述控制命令发起总线控制单元IlOa的启动或关闭/去激活和/或总线控制单元IlOa的运行状况之间的其它切换。
[0028]图3a示意性地示出了根据图2的总线接口单元10a的一方面。绘出了还被称为“主机服务”的第一功能块122a。
[0029]在一个有利的实施方式中，在第一功能块122a中例如可以实现状态自动机122a(有限自动机，有限状态机(FSM))，该状态自动机122a描绘总线接口单元10a的不同运行状况并且以本身公知的方式控制运行状况转变或在前述控制数据和/或配置数据的控制下实施运行状况转变。
[0030]例如，根据一个实施方式，状态自动机1220a可以具有三个状态“缺省(Default)”、“就绪(Ready)”、“运行(Running)”，其中第一状态“缺省”例如在激活状态自动机1220a或第一功能块122a以后采取。例如，状态自动机1220a可以通过如下方式从第一状态“缺省”转移到第二状态“就绪”:总线控制单元IlOa (图2)被初始化或复位，这可以通过从外部单元2000向控制单元120a或第一功能块122a发送相应控制数据来进行。通过同样可以从外部单元2000向控制单元120a或第一功能块122a传输的启动命令，状态自动机1220a最后可以从第二状态“就绪”转移到第三状态“运行”。与此类似地，状态自动机1220a可以通过同样可以从外部单元2000向控制单元120a或第一功能块122a传输的停止命令从第三状态“运行”转移到第一状态“缺省”。
[0031 ] 附加地可以规定，在运行状况“就绪”和/或“运行”中，改变总线控制单元I 1a的配置数据(例如以用于调整用于访问CAN总线1a的总线定时)和/或整个总线接口单元10a的配置数据(例如以用于配置单元100a、2000之间的数据路径)。为此，控制单元120a也可以从例如外部单元2000获得相应的控制数据和/或配置数据。
[0032]在一个实施方式中，总线控制单元IlOa在第三状态“运行”中在CAN总线1a上的数据通信方面是活跃的，因此可以接收和/或发送CAN报文。
[0033]例如根据一个实施方式在构造CAN总线控制单元IlOa的情况下，控制单元120a可以基于前述“M_CAN IP模块”被构造为访问M_CAN IP模块的存储器或配置寄存器，例如以便将从外部单元2000获得的控制数据和/或配置数据写入到CAN总线控制单元IlOa或其寄存器中。
[0034]在另一有利的实施方式中，可以在根据图3a的第一功能块122a中设置所谓的主机服务处理器(Host-Service handler) 1222a，该主机服务处理器1222a被构造为提供下列功能中的一个或多个:到外部单元2000的数据连接1224 ;到CAN总线控制单元IlOa的数据连接1226 ;中断控制器1228 ;到CAN总线控制单元IlOa的内部部件的直接数据连接1230 ;用于用信号通知状态信息的数据连接1232。
[0035]在一个有利的实施方式中，到外部单元2000的数据连接1224例如可以包括一个或多个FPGA内部数据连接，例如在Altera FPGA Fl (图2)的情况下所谓Avalon接口中的一个或多个、例如“Avalon存储器映射接口(Avalon-MM)”类型的接口。
[0036]在一个有利的实施方式中，到CAN总线控制单元110a、尤其是到M_CAN IP模块的AEI接口 AEI (图2)的数据连接1226可以包括到M_CAN IP模块的M_CAN复用器上的连接。在另一有利的实施方式中，中断控制器1228的功能可以包括向外部单元2000输出中断(“中断请求”)信号。在另一有利的实施方式中，到CAN总线控制单元IlOa的内部部件的直接数据连接1230可以通过所谓的BondOut (外合)来实现、即通过从CAN总线控制单元IlOa或实现其功能的装置(硬件、尤其是如在此考察的ASIC和/或IC和/或FPGA)中的直接信号引出来实现。在另一有利的实施方式中，用于用信号通知状态信息的数据连接1232例如可以直接作用于信令设备(光学信号发生器、比如发光二极管)或者还作用于外部单元2000。
[0037]图3b示意性地示出了根据图2的总线接口单元10a的另一方面。绘出了状态和事件服务器、简称SES，其在图3b中由第二功能块124a来表示。
[0038]借由SES 124a，总线接口单元10a根据一个实施方式被构造为从总线控制单元IlOa接收表征总线控制单元IlOa (图2)的运行状况的信息并且将表征总线控制单元IlOa的运行状况的信息至少部分地输出给外部单元2000，其中表征总线控制单元IlOa的运行状况的?目息尤其是被暂存在控制单兀120a中、在此尤其是SES 124a中。
[0039]在一个实施方式中，SES 124a为此具有状态和事件处理器(简称“SHI”)1240a，该状态和事件处理器1240a通过数据连接1244从总线控制器IlOa接收表征总线控制单元IlOa的运行状况的信息、尤其是CAN总线控制器IlOa的状态和事件信息。在另一有利的实施方式中，数据连接1244可以一一与前述数据连接1230类似地一一通过BondOut被实现为直接通往CAN总线控制单元IlOa的内部部件。
[0040]在另一实施方式，SE:H 1240a可以被构造为接收和分析、尤其是过滤总线控制单元IlOa的事件和状态改变。根据所述分析和/或过滤，SEH 1240a可以进一步实施或促使向外部单元2000的数据传输，例如以便向外部单元2000通知所述分析和/或过滤或总体上通知CAN总线控制器IlOa的状态和事件信息。到外部单元2000的数据连接例如可以通过数据接口 1246来实现。在一个有利的实施方式中，到外部单元2000的数据接口 1246例如可以包括一个或多个FPGA内部数据连接，例如在Altera FPGA Fl (图2)的情况下所谓Avalon接口中的一个或多个、例如“Avalon存储器映射接口(Avalon-MM)”类型的接口，其类似于第一(“主机服务”)功能块122a与外部单元2000之间的数据接口 1224。通过直接的数据连接1246，可以将要发送给外部单元2000的数据特别有效地传输给外部单元2000，而尤其是无需软件控制的流程、比如轮询机制等等。更确切地，在以硬件或通过FPGA Fl的功能来实现单元10a的情况下可以进行优选纯粹基于硬件并由此高性能的数据通信，其各个运行阶段尤其是也是确定性的、也即具有可预测的时长。
[0041]在另一实施方式中，SES 124a还可以具有由图3b中的功能块1242a示出的所谓的SES输入协调器(“入口处理器(ingress handler)”)，该SES输入协调器具有到外部单元2000的(特有的)数据连接1248。在一个优选的实施方式中规定，SES输入协调器1242a被构造为以一个或多个数据段、尤其是恒定长度的数据段的形式与外部单元2000交换数据。由此，数据段在外部单元2000中的确定性的传播时间或处理时间是可能的。SES输入协调器1242a还可以被构造为对从SEH 1240a指向其的数据传输请求进行仲裁，例如以便将CAN总线控制器IlOa的前述状态和事件信息或从其中导出的数据从SEH 1240a传输给外部单元 2000。
[0042]特别优选地在一个实施方式中，SES 124a可以通过数据连接1246和/或通过SES输入协调器1242a的数据连接1248向外部单元2000传输数据，其中通过数据连接1248的数据传输尤其是以恒定长度的数据段的形式进行。
[0043]图3c示意性地示出了根据图2的总线接口单元10a的另一方面。绘出了接收等待队列处理器126a、简称“RQP” 126a。接收等待队列处理器126a具有输入缓冲协调器(简称“RFH”)1260