[0029]图1所示的实施例1的半导体装置10包括半导体基板12、上部电极14和下部电极
16。半导体基板12是硅基板。上部电极14形成在半导体基板12的顶表面上。下部电极16形成在半导体基板12的底表面上。半导体基板12包括形成有IGBT的IGBT区90以及形成有二极管的二极管区92。
[0030]在在IGBT区90中的半导体基板12中，形成发射极区20、体区22、柱区24、势皇区26、漂移区28、缓冲区30和集电极区32。
[0031]发射极区20具有η型杂质，并形成在露出在半导体基板12的顶表面上的范围内。发射极区20与上部电极14形成欧姆接触。
[0032]体区22具有P型杂质，并形成在露出在半导体基板12的顶表面上的范围内。体区22包括体接触区22a和低浓度体区22b。体接触区22a形成在露出在半导体基板12的顶表面上的范围内。体接触区22a具有高的P型杂质浓度，并与上部电极14形成欧姆接触。低浓度体区22b形成在发射极区20和体接触区22a的下侧上以及体接触区22a的横向侧上。低浓度体区22b中的P型杂质浓度比体接触区22a中的低。
[0033]柱区24具有η型杂质，并形成在露出在半导体基板12的顶表面上的范围内。柱区24在低浓度体区22b的横向侧上与低浓度体区22b接触。柱区24沿从半导体基板12的顶表面到体区22的下端的深度延伸。换句话说，在比体区22的下端浅的位置从横向侧与体区22接触的η型区是柱区24。柱区24通过体区22与发射极区20分隔。柱区24中的η型杂质浓度比发射极区20中的低且比漂移区28中的高。在露出在半导体基板12的顶表面上的位置(S卩，与上部电极14接触的位置)处，柱区24具有I X 115个原子/cm3或更大且小于I X 119个原子/cm3的η型杂质浓度。因此，柱区24与上部电极14形成肖特基连接。
[0034]势皇区26具有η型杂质，并形成在体区22和柱区24的下侧上。势皇区26通过体区22与发射极区20分隔。势皇区26中的η型杂质浓度低于发射极区20中的但高于漂移区28中的η型杂质浓度。势皇区26优选地具有I X 115个原子/cm3或更大且小于I X 118个原子/cm3的η型杂质浓度。
[0035]漂移区28具有η型杂质，并形成在势皇区26的下侧上。漂移区28通过势皇区26与体区22分隔。在漂移区28中，η型杂质浓度基本上均匀分布。换句话说，η型杂质浓度基本上均匀分布的区是漂移区28，而存在于漂移区28的上侧上并且其中所述η型杂质浓度比基本上均匀分布的η型杂质浓度的值大的区是势皇区26。
[0036]缓冲区30具有η型杂质，并形成在漂移区28的下侧上。缓冲区30中的η型杂质浓度比漂移区28中的大。
[0037]集电极区32具有P型杂质，并形成在缓冲区30的下侧上。集电极区32形成在暴露在半导体基板12的下表面上的范围内。集电极区32与下部电极16形成欧姆连接。
[0038]在IGBT区90中的半导体基板12的顶表面上，形成有多个沟槽。每个沟槽穿过发射极区20、低浓度体区22b和势皇区26，并到达漂移区28。每个沟槽的内表面覆盖有栅极绝缘膜40。在每个沟槽中，形成栅电极42。栅电极42通过栅极绝缘膜40与半导体基板12绝缘。栅电极42经由栅极绝缘膜40而面对发射极区20、低浓度体区22b、势皇区26和漂移区28。栅电极42的顶表面覆盖有绝缘膜44。栅电极42通过绝缘膜44与上部电极14绝缘。
[0039]在二极管区92中的半导体基板12中，形成阳极区34、柱区24、势皇区26、漂移区28、缓冲区30和阴极区36。
[0040]阳极区34具有P型杂质，并形成在露出在半导体基板12的顶表面上的范围内。阳极区34包括阳极接触区34a和低浓度阳极区34b。阳极接触区34a形成在露出在半导体基板12的顶表面上的范围内。阳极接触区34a具有高的P型杂质浓度，并与上部电极14形成欧姆接触。低浓度阳极区34b形成在阳极接触区34a的下侧上和横向侧上。低浓度阳极区34b中的P型杂质浓度比阳极接触区34a中的低。阳极区34形成在与体区22大致相同深度的范围内。
[0041]在低浓度阳极区34b的横向侧上，形成上述柱区24。
[0042]在二极管区92中的低浓度阳极区34b和柱区24的下侧上，形成上述势皇区26。
[0043]在二极管区92中势皇区26的下侧上，形成上述漂移区28。漂移区28从IGBT区90连续地延伸到二极管区92。
[0044]在二极管区92中漂移区28的下侧上，形成上述缓冲区30。缓冲区30从IGBT区90连续地延伸到二极管区92。
[0045]在二极管区92中缓冲区30的下侧上，形成阴极区36。阴极区36具有η型杂质并且具有比缓冲区30中高的η型杂质浓度。阴极区36形成在露出在半导体基板12的底表面上的范围内。阴极区36与下部电极16形成欧姆接触。
[0046]在二极管区92中的半导体基板12的顶表面上，形成有多个沟槽。每个沟槽穿过阳极区34和势皇区26，并到达漂移区28。每个沟槽的内表面覆盖有绝缘膜50。控制电极52形成在每个沟槽中。控制电极52通过绝缘膜50与半导体基板12绝缘。控制电极52的顶表面覆盖有绝缘膜54。控制电极52通过绝缘膜54与上部电极14绝缘。
[0047]在IGBT区90和二极管区92中，由上部电极14和与上部电极14形成肖特基连接的柱区24形成肖特基二极管。当如下电压(以下，称作“二极管正向电压”)被输入到半导体装置10时，肖特基二极管导通:上部电极14通过所述电压而相对于下部电极16成为正侧。也就是说，如图1的箭头标记60所示，电流从上部电极14经由柱区24、势皇区26、漂移区28、缓冲区30和阴极区36流向下部电极16。另外，在二极管区92中，ρη结由阳极区34和势皇区26形成。另外，在IGBT区90中，ρη结由体区22和势皇区26形成。但是，在施加上述二极管正向电压的状态下，这些ρη结难以导通，从而抑制空穴被供给到漂移区28。也就是说，由于势皇区26具有与柱区24大致相同的电位且柱区24与上部电极14形成肖特基连接，势皇区26和上部电极14之间的电位差变得与肖特基界面的电压降基本相同。电压降充分小于上述ρη 二极管的内建电压。因此，ρη结变得难以导通。因此，从阳极区34和体区22流入漂移区28的空穴非常稀少。
[0048]当施加到半导体装置10的电压从二极管正向电压切换到其相反的方向(下部电极16通过此电压而相对于上部电极14成为正侧)，二极管进行反向恢复操作。也就是说，存在于漂移区28中的空穴经由阳极区34和体区22被排出到上部电极14。因此，反向电流瞬间流向二极管。然而，如上所述，在半导体装置10中，在施加二极管正向电压的状态下，供给至漂移区28中的空穴是稀少的。因此，在当所施加的电压被切换到相反的方向时，存在于漂移区28中的空穴是稀少的。因此，在当所施加的电压被切换到相反的方向时，排出到上部电极14的空穴是稀少的。因此，在半导体装置10中，在二极管的反向恢复操作期间，电流难以流动，因此切换损耗小。
[0049]在使下部电极16相对于上部电极14为正的电压被施加到半导体装置10的状态下，当高电位(高于栅极导通电位的电位)被施加到栅电极42时，由于在体区22中形成沟道，IGBT导通。
[0050]在使下部电极16相对于上部电极14为正的电压被施加到半导体装置10的状态下，当低电位(低于栅极导通电位的电位)被施加到栅电极42时，因为在体区22中没有形成沟道，IGBT关断。在这种情况下，耗尽层从在体区22和势